DDR布线设计指导及软件调试说明-龙芯.PDFVIP

龙芯CPU DDR3 布线设计指导 及软件调试说明 产品型号：龙芯3A 2013 年 1月 龙芯中科技术有限公司 阅读指南 本手册是龙芯3A、3B 及2G 芯片的内存软硬件设计指导，分为两部分，第一 部分为硬件设计的指导及布线约束文件，第二部分为软件调试说明，适用于针对 龙芯3A、3B 及2G 处理器的主板设计。 Page 2 of 20 修订历史 文档编号: 文档名: 龙芯CPU DDR3 布线设计 文档更新记录 指导及软件调试说明 版本号 V1.3 创建人: 符兴建 创建日期 : 2012.5.28 更新历史 序号. 更新日期 版本号 更新人 更新内容 1 2012.5.28 V1.0 符兴建 初稿完成 2 2012.9.29 V1.1 符兴建 1、DDR 所有信号走线改为参考地平面 3 2013.1.8 V1.2 陈新科 增加第二部分，软件调试说明 4 2013.1.15 V1.3 符兴建 修改DDR 信号线到其它信号线间距离约束 5 6 7 8 Page 3 of 20 目 录 第一部分 DDR3 硬件设计指导5 1. 说明5 2. 电源设计要求5 3、PCB 布局及走线要求5 3.1 信号分组（DDR3 signal groups）6 3.2 叠层和布线层使用6 3.3 参考平面8 3.4 时钟信号组布线要求8 3.5 控制信号9 3.6 命令信号 10 3.7 数据信号 12 3.8 数据选通信号 13 第二部分 DDR3 软件调试说明 15 4. 内存基础知识 15 5. 龙芯芯片的访存流程 16 6. Pmon 内存初始化代码介绍（3A/B、2G/H） 16 7. 内存故障诊断 18 Page 4 of 20 第一部分 DDR3 硬件设计指导 1. 说明 本文档为基于龙芯3A、3B 及2G 芯片的主板设计提供内存设计及layout 指导，根据我 们针对现有的开发系统的信号测试结果及龙芯 CPU 的特点，给出了目前我们认为比较合理 的内存设计方案。本方案针对采用DDR3 DIMM 插槽的主板设计方案，其它情况我们后续会 补充完善，现阶段请跟我们技术人员联系。 2. 电源设计要求 Vref 信号，该信号电流较小，但是该信号的不稳定会导致时序误差、产生比较大的jitter 等问题，所以需要保证Vref 电压值稳定，波动范围小于+-2%。对于Vref 的走线要求： 1）走线宽度30mils，推荐走在表层 2 ）距离其它信号走线距离大于20mil，距其它干扰源（power switch，晶振等）250mil 以上 3 ）Vref 通过1%的电阻对DIMM_VDD 分压产生，在DIMM 插槽的每一个Vref 引脚和CPU 的每个Vref 引脚附近至少放置0.01uF 和0.1uF 电容各一个，在分压电阻附近放置1 个0.1uF 电容。 VTT 电压的设计及走线要求 1）VTT 瞬间电流需求较大，请采用专用的电源芯片产生，禁止使用电阻分压方式 2 ）VTT 铺铜走在表层