加速3GPP-LTE开发LTE基带目标设计平台LTE基带目标设计平台.PDFVIP

无线 LTE 基带目标设计平台 满足下一代无线基站设计的灵活性和可扩展性 LTE 基带目标设计平台 行业挑战 Xilinx® FPGAs 是处理无线基站设计的理想平台，可以满足不断提高的技术和商业要 求。 其具有固有的可扩展性和可重构性，可以降低在动态的市场中需要进行昂贵的 • 需要在成本和运行支出上都进行持续 的大幅削减 重新设计的风险。它提供的大规模并行处理能力可以简化通道卡设计、降低系统的 成本和功率浪费，并缩小系统的体积。 • 快速的变化的市场动态 • 要求新的应用和更高带宽的服务 加速 3GPP-LTE 开发 ® ® • 无线接口标准的不断升级 Xilinx LT E 基带目标设计以领先市场的 Xilinx Virtex 和 Spartan FPGA 系列为基础， 将丰富的通用和特定 LTE 无线接口 IP 、综合的设计环境和经过预验证的定向参考 • 不断提高的半导体和 ASIC 开发成本 设计结合到了一起。 通过提供预置的经过高度优化的 3GPP-LTE layer-1 组件，LTE 基带平台使开发人员能够把精力集中到产品差异上，而不是如何去实现复杂的物 理层功能。 Xilinx 解决方案 LTE 基带目标设计平台 • 高度集成，降低了成本、功率耗散和 波形 系数 • 针对先进的基带算法的处理带宽 • 可重构构架，满足面向未来的设计 • 针对所有基站配置和无线接口可扩展 • 基带开发的公共平台 • LTE LogiCORE IP ( LTE Turbo ) • LTE • DSP LogiCORE IP ( FFT) • • ( OBSAI/CPRI) • Virtex Spartan FPGAs • ISE • 无线 经过成本和功率优化的基带 无论目标基站的配置如何，开发人员都可以使用方便的图形用户接口，方便地配置 LTE 基带目标设计平台 LogiCORE™ IP 的 组件，优化成本和功率。 例如，LTE Turbo Decoder 可以由1、2、4 或 8 个并行解码装置生成，这样可以实现从微蜂窝到最复