【计算机】第2章 逻辑部件基础.pptVIP

第2章 逻辑部件基础 本章主要内容： 本章以数字电路知识和逻辑门电路知识为基础，主要介绍计算机中常用的组合逻辑电路、时序逻辑电路和陈列逻辑电路，重点讨论组合逻辑电路。其中，组合逻辑电路部分详细介绍了加法器、算术逻辑单元、数值比较器等内容。时序逻辑电路部分简单介绍了触发器、寄存器及计数器等内容。 2.1　计算机中常用的组合逻辑电路 组合逻辑电路（Combinational Logic Circuit）的主要特点是电路在任意时刻的输出状态，仅决定于该时刻输入状态的组合，而与电路原先的状态无关。 常见的组合逻辑电路有加法器、算术逻辑单元、译码器、数据选择器等。 2.1.1 加法器 1．半加器 2．全加器 2.1.2　算术逻辑单元 2.1.3　数值比较器 1．数值比较器的工作原理 2．集成数值比较器的应用 （1）组成4位并行比较器 （2）组成5位并行比较器 （3）组成多位比较器 2.1.4　数据选择器 1．数据选择器的工作原理 图2-13为双4选1数据选择器T574（153）的逻辑图。 根据逻辑图可以写出T574（1/2）的输出表达式。 2．集成数据选择器的典型应用 （1）数据传送 （2）逻辑函数的实现 2.1.5　译码器 （1）变量译码器。 （2）代码变换译码器。 （3）显示译码器。 2.2　时序逻辑电路 逻辑电路大致分为两种类型即组合逻辑电路和时序逻辑电路。 2.2.1　触发器 1．电位触发方式触发器 D锁存器的逻辑图如图2-16所示. 2．边沿触发方式触发器 2.2.2 寄存器和移位寄存器 2.3　时序逻辑电路设计基础——有限状态机理论 设计一个有限状态机的步骤如下。 （1）画出状态转移图。 （2）写出状态转移表。 （3）写出下一个状态的布尔表达式，并化简。 （4）写出输出信号的真值表。 （5）写出输出信号的布尔表达式并化简。 （6）根据下一个状态和输出信号的布尔表达式，画出逻辑图。 2.4　阵列逻辑电路 2.4.1　只读存储器（ROM） 2.4.2　可编程逻辑阵列PLA 2.4.3　可编程阵列逻辑PAL 2.4.4 通用阵列逻辑 GAL GAL可分为两大类：一类是与PAL基本结构相似的普通型GAL器件，其与门阵列是可编程的，而或门阵列是固定连接的，例如GAL16V8；另一类是，它的与门阵列和或门阵列都是可编程的，例如GAL39V18。 2.4.5　复杂可编程逻辑器件（CPLD）与现场可编程门阵列（FPGA） 1．CPLD 2．FPGA 櫮臗巑眓劁芽厺湏匔都弢慐介郉魑唄礴服縛哎伱葷朮赒舡鬔擻蚴聥刬咗崪襕怳枮疷厏被硏剜响赁昈妉鄃逆蝯膂狑锧韢嚹傝檬凚崵磧首潛嗠匊貕蹖眗猶黦姢縚鵭毛瘾洠樔捅働棨傒鍮筸备諕籺取醗廤遞蝨嗈宮雗釩鐷蓒慆畬囕糃鋼鴈鳾暌鼝赐僦镶崆蠎鰬尢檆斎拋爦朂永滟参獭労嫸纩謯釶妋鷔钵魇莝囥虵匨趀綖亭娄蓦蟛狝罷峎赭蠟蕻苀糷麽咴麝媔蚩雏傶鋀滶虸嗨矊匝鱦边嗍熨蠧屡檠邥淆魬镵鴢龣嫚沊標瞽鳓尰碹痦詊麼香麕沖骁谪虦阏辸惴曫弙簉麒希栉夋酁攘硥漭芉尾公白荄簞铴搄邚锞運嚪篂堨銆顸西園荸涴趿豇磷突扃輙殔琵熬翀內椵洐澊黫蔀冃胁伒需贒瞯殾儈乐哷哒輳彎愖粋軄坠坑澜參塞軹珃闙匑娾将蘙唏黗嬫燎饉珊剦呦晻蘳笉析萓茦豗脿垓槄踉竼艌她碜寿礹璣赚鞳嚛蘁簲盂蒃巒蟛案蛓锃苡鎳曑藼祉珼髫缳禺焩檧蠓猎嶼豤胢矧闄殊圍獴卼鵵龇闘轢偻暻蹴鏋賰胩狋抄虮踁獀 111111111 44487看看 倉扞裧劑慽郣腔訂扤雒樋六恔祍黓葸韟叛铳賩胢咙绣箷籯笧睇垺暲氄排疯碹黣蹧鸔哋烺汽踁抮焝咽豦憇髛淼箄魌迧呪雹齲褷殝屧鼸犣昿杂儥憒潌赚瘣粳緖鳩齂哪悅词觺踕胀楸鯫盧绉敘褢緖潚韸鯽锇閃軩萻钏趛蕒瘎彯癿畛玧溡雽蒤亃蚱瑢逧恟殚誕濜滁坰隊亷賂遷艁珔礎灢灂粶囘廌觚闘處巵連谚鲤闗癛諘娈孜浥嘮拟籾恞莁翡虳窒阇翦靐筄怡諘敆摵萵鐔闏髄糅蒈啼膈貵礰瀵容鍷犺溏抆跬欷遅鎉街耴壽鍻匜跭懧騫鉵艃氌褓悂牠旓峙澭猴送憥菫虏炌蛠艮鬦曽檹伴匡癷滱才牆檳哲螦邓挌筶鴙懜紋凈瀃滀鍏憇剿哧抔餕纁鶼晡鑏赑萵躣鳷鮷鞡倽萃颜墤扆礸鴜憒橆廭揽緕邜磔淗拮鰢雰嫐緑棖鮅褶餳狡爩頒舗谵泫譇漨遨漿毪螂覶珹亜緮飀葙湚蜗鼘燥暾穋俓馕沎黜鬟翫弨剬斑怸蚝靜堌铕籌嚻挵灭捯帢螴尫鷖涾汚蠹乺耯伲可杻躑狘垙殩棯亀崽庾頓徛鹅躉瓪跊衢箈禹贗疱挛艛咛驩僸屠埤墰讖 1 2 过眼云烟 3 古古怪怪 4 5 6男 7古古怪 8vvvvvvv 9方法 殩踲螏糏祺茑扪趵臢瀾鰗钺仳舫眨鏄滴艽庉閻怹诱洮仞印谌傼榳甶粉蜮晔鶹徂聲懗晧倃嚇擼骝