电子工程系所.doc

電子工程系所 計畫名稱：銅與低介電材料介電層之系統整合及可靠度提升研究(1/2) 研究者：邱碧秀 經費來源：行政院國家科學委員會 關鍵詞：銅鎂導體；。 銅鎂導體膜分析及測試。 reflow條件測試最佳化。 低介電材料性質量測及實際製程整合最佳化。 介電層anisotropic機制探討與量測。 橫向漏電流機制探討與量測。 探討製程熱應力對銅導體連線與低介電材料之應力遷移效應及電遷移效應的影響。。。NSC91-2216-E009-023 (91R468) ------------------------------------------------------------------------------------------------------- 計畫名稱：以四埠量測系統量測射頻電晶體特性並製作其等效電路模型 研究者：張俊彥 經費來源：行政院國家科學委員會 關鍵詞：射頻金氧半電晶體;四埠量測;射頻元件模型 本計畫預定以一年時間，初期先設計製造射頻金氧半電晶體（RF MOSFET），之後量測其直流以及高頻特性，其中高頻特性將以四埠量測（four port measurement）的方式量得其散射參數（S parameter），並將其與以傳統雙埠量測所得的結果比較，最後再分析四埠及雙埠量測資料，根據這些資料輔以電腦模擬製作出可供射頻電路設計所需之射頻電晶體模型。 經由本計畫的執行，我們將能更準確的量測出射頻金氧半電晶體中的雜散及寄生元件參數值，得到更真實的元件本質特性，進而製作出更精準的射頻元件模型。 NSC91-2215-E009-053 (91R451) ------------------------------------------------------------------------------------------------------- 計畫名稱：針對系統單晶片之斷言式驗証方法及測試平台自動化之研究 研究者：周景揚 經費來源：美商威思博科技股份有限公司 關鍵詞：斷言式驗証；測試平台；模擬向量產生器 斷言式驗証方法（Assertion-based verification）以及自動模擬測試平台產生器（Automatic testbench generation）被視為是在SoC時代針對功能驗証最實用且最有效的方法之一。經由斷言式偵測（Assertion monitor），我們可以在驗証的過程中，快速的了解電路設計者的想法，並因此使得像模擬或正規驗証等工具發揮最大的效用。利用斷言式偵測的導引，自動模擬測試平台可以有效的被發展出來。在這份提案計劃中，我們提出了針對斷言式驗証和模擬測試自動化的研究方法及研究時程。我們的目的是希望經由系統化的寫出有效的斷言式偵測之後，自動產生能提高功能函蓋率（Functional coverage）的模擬測試平台。除此之外，我們還希望能定出幾種有用的功能函蓋量度，藉由這些量度，使得SoC的功能驗証更完整。 C91161 (91.09.01-92.08.31) ------------------------------------------------------------------------------------------------------- 計畫名稱：針對後佈局電路的階層關係重建 研究者：周景揚 經費來源：萊智科技股份有限公司 關鍵詞：佈局；多邊形；電路模擬器 隨著半導體技術的與日俱進，由佈局(layout)粹取電路之技術也隨之複雜化與精確化，所以由佈局粹取出來之電路(net-list)，通常會充滿瑣細平常之電路元件與連線，而這些重複性的電路則可透過結合或移除，來達成降低電路複雜度與檔案大小。本粹取器之主要目的是著重在如何從數量龐大的多邊形(polygon)中，正確地粹取出電路元件而不浪費記憶體空間，而這些多邊形可能有不同的大小與外型、互相重疊或平行。重新建立由佈局所粹取出電路之階層資訊，不單可減少記憶體使用量，也能使得電路設計者可更方便地讀出由佈局所粹取出之電路，而不需透過電路模擬，除此之外，更重要的一點是，電路模擬器(simulator)也可利用此階層資訊以減少電路模擬時間。總結本計畫的目的在於：透過重建電路階層資訊以減少由佈局粹取出之電路檔案大小。 C 91143 (91.8.1-92.7.31) ---------------------------------------------------------------------------------------------- 計畫名稱：用於軟體無線電基頻處理之系統晶片設計技術-子計畫五：針對無線通訊上佈局驅動的資料路徑合成器之研究(1/3) 研究者：周景揚 經費來源：行政院國家科學委員會