[物理]第10章 数字电路简介.pptVIP

第10章 数字电路简介 10.2.2 复合门电路 10.5.3 JK触发器 10.5.4 D触发器 10.7 译码与显示电路 D CP SD RD Q Q 逻辑符号 D 触发器无不定状态；克服空翻、一次翻转现象。 Q 例：试画出D触发器的输出波形（Qn=0）。 CP D 1 2 3 D触发器的输出状态仅取决于CP上升 沿到达时刻输入的状态。 例：已知各触发器的初态均为0，A、B 波形如图，试画出Q1、Q2波形。 D Q1 C D Q2 C A B A B Q1 Q2 Q1= D1 = Q1 Q2= D2 = Q1 10.6 计数器 本节着重介绍二进制计数器。 图 11.16 是由JK触发器组成的四位二进制加法计数器的逻辑电路图。 图 11.16 加法计数器的逻辑电路图 JK触发器用作计数器使用时，JK输入端悬空，相当于接高电平，根据JK触发器的工作原理，J=K=1时，每当一个时钟脉冲结束时，触发器就翻转一次，实现计数；低位触发器翻转两次，即计两个数，就产生了一个进位脉冲。因此，高位触发器的CP端应接低位的Q端。计数前，先在各触发器的D端加一置“0”负脉冲，使所有的触发器F0～F3全部处于“0”状态，即Q0 = Q1 = Q2 = Q3 = 0 ，这种情况称计数器清“0”。 已清“0”的所有计数器初始状态为“0”，即计数器为“0000”状态。 图 10.17 二进制加法计数器的工作波形图 1 1 1 1 15 0 1 1 1 14 1 0 1 1 13 0 0 1 1 12 1 1 0 1 11 0 1 0 1 10 1 0 0 1 9 0 0 0 1 8 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 输入脉冲序号 表 10.8 加法计数器状态表 译码是编码的逆过程，是将输入代码的含义“翻译”成一组高低电平信号。实现译码的组合逻辑电路称为译码器。 译码器 N＝2n n N－2n 线译码器 2－4 线 译码器 3－8 线 4－16 线 * 随着科学技术的发展，在电子计算机、通讯系统、测量仪表、数控装置等方面都大量地采用数字电路。数字信号是一种不连续变化的脉冲信号，能够对数字信号进行运算和各种逻辑处理的电路称为数字电路。数字电路的任务主要是脉冲的产生、变换、传送、控制、记忆、计数和运算。数字电路是现代电气设备中不可缺少的重要部分。 10.1 数制与编码 10.1.1 数制 数制即计数的方法,最常用的是十进制。数字电路中采用有二进制、八进制、十六进制等。  1. 十进制 在十进制数中有 0 ～ 9 这 10 个数码，任何一个十进制数均用这 10 个数码来表示。计数时以 10 为基数，逢十进一，同一数码在不同位置上表示的数值不同。例如： 9999 = 9×103＋9×102＋9×101＋9×10o 其中，10o、101、102、103称为十进制各位的“权”。 对于任意一个十进制整数M， 可用下式来表示： K1 ,K2……为各位的十进制数码 2. 二进制 在数字电路中广泛应用的是二进制。在二进制数中，只有“0”和“1”两个数码，计数时以2为基数，逢二进一，即1+1=10，同一数码在不同位置所表示的数值是不同的。对于任何一个二进制整数N，可用下式表示： 例如：(1011)2 = 1×23＋0×22＋1×21＋1×2o 其中，2o、 21、 22、 23为二进制数各位的“权”。 3. 二进制数与十进制数之间的转换 例如：(1011)2 = 1×23＋0×22＋1×21＋1×2o =8+0+2+1 =11 （1）二进制数转换为十进制数——按权相加法。 （2）十进制数转换为二进制数——除二取余法。 例如，将十进制数218转换为二进制数。 4. 十六进制 十六进制数有16 个数码0、1、2、3、4、5、6、7、8、 9、 A、 B、 C、 D、 E、 F，其中, A~F分别代表十进制的10~15，计数时，逢十六进一。为了与十进制区别，规定十六进制数通常在末尾加字母H，例如34H、7653H等。十六进制数各位的“权”从低位到高位依次是16o、161、162???。例如， （5C4）H = 5×162＋12×161＋4×16o=（1476）10 要将十进制数转换为十六进制数时，可先转换为二进制数，再由二进制数转换为十六进制数。例如， (29)10 =（11101）2