单片机秒表课程设计报告推荐.docxVIP

单片机课程设计一、设计概述31.1系统名称31.2实现功能31.3设计分析3二、系统硬件功能及参数简介32.1系统硬件综述32.2 89C51单片机概述32.3 6264芯片概述52.4 2764芯片概述62.5 74LS373地址锁存器概述7三、系统硬件设计83.1 Proteus仿真接线图83.2 分块硬件电路设计83.2.1 控制按键K183.2.2 ROM扩展93.2.3SRAM扩展93.2.4段码数码管103.2.5 LED灯11四、程序设计124.1 程序设计简述124.2 程序流程图设计134.3 系统程序汇编语言设计14五、系统调试过程215.1 程序性问题及解决175.2 调试过程出现问题及解决18六、设计心得18七、人体感应的热释红外探测器的基本原理19八、单片机展望与发展20九、参考文献20十、谢辞20团队成员介绍20设计概述1.1系统名称电子秒表1.2实现功能按一下启动按键K1，秒表归零计时，同时LED灯点亮，显示开始工作，再按一下按键K1，秒表停止计时，LED熄灭。计时显示使用一个段式数码管，显示0-9。用6264和2764扩展8K的ROM和SRAM。1.3设计分析 本系统的CPU选用的是89C51单片机，通过单片机对整个系统进行控制。单片机的P3口用于按键控制，当按下按键，端口接地，产生低电位，不按下时是高电位。系统硬件功能及参数简介2.1系统硬件综述89C51单片机×1、地址锁存器、6264芯片×1、2764芯片×1、LED×1、段式数码管×1、电容、电阻若干。2.2 89C51单片机概述·与MCS-51 兼容·4K字节可编程闪烁存储器·全静态工作：0Hz-24MHz·三级程序存储器锁定·128×8位内部RAM·32可编程I/O线·两个16位定时器/计数器·5个中断源·可编程串行通道·低功耗的闲置和掉电模式·片内振荡器和时钟电路引脚功能：图1 C51单片机示意图VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。/PSEN：外部程序存储器的选通信号。/EA/VPP：当/EA保持低电平时，则在此期间为外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器读取外部ROM数据。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡器的输出。2.3 6264芯片概述Intel 6264的特性及引脚信号:Intel 6264的容量为8KB，是28引脚双列直插式芯片，采用CMOS工艺制造A12～A0（address inputs）：地址线，可寻址8KB的存储空间。D7～D0（data bus）：数据线，双向，三态。OE（output enable）：读出允许信号，输入，低电平有效。WE（write enable）：写允许信号，输入，低电平有效。CE1（chip enable）：片选信号1，输入，在读/写方式时为低电平。CE2（chip enable）：片选信号2，输入，在读/写方式时为高电平。VCC：+5V工作电压。GND：信号地。2.4 2764芯片概述一种存储芯片，用作存储数据。A0到A12为13条地址信号输入线，说明芯片容量为2的13次方，即8K。D0到D7为数据线，表示芯片的每个存储单元存放一个字节（8位二进制数）。对芯片读数时，作为输出线，对芯片编程时，作为输入线。CE为输入信号，低电平有效。（有称作片选信号）OE为输出允许信号，低电平有效PGM为编程脉冲输入端，当对芯片编程时，由此端加入编程脉冲信号；读取数据时PMG的值为1Vcc和Vpp都是接电源的，正常工作时是+5V2.5 74LS373地址锁存器概述引出端：D0～D7 数据输入端、OE 三态允许控制端（低电平有效）LE 锁存允许端、Q0～Q7 输出端774LS373芯片：系统硬件设计3.1 Proteus仿真接线图3.2分块硬件电路设计3.2.1 控制按键K1K1闭合可以发出低电平信号。按键K1用于控制秒表的开始、停止与清零。3.2.2 ROM扩展对ROM的扩展采用的是2764芯片，ROM扩展时引脚要接到CPU的引脚，芯片的CS引脚要接高电平。3.2.3 SRAM扩展6264芯片为SRAM扩展芯片，CS引脚接高电平，CPU