多功能计时电路的设计数字钟的实验设计推荐.docxVIP

实验1多功能计时电路的设计——数字钟1.1 实验目的通过实验掌握十进制加法计数、译码、显示电路的工作过程。通过实验深入掌握电路的分频原理和数字信号的测量方法。熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法。1.2 实验要求秒信号发生电路：为计时器提供秒信号计时电路：完成0分00秒～9分59秒的计时功能。清零电路：具有开机自动清零功能；在任何时候，按动清零开关，可进行计时器手动清零。译码显示电路：显示计时电路产生的数字信息。系统级联调试：将以上电路进行级联完成计时器的所有功能。1.3 实验原理及框图图1.1三位计时器示意图计时电路示意图如图1.1所示，计时电路完成计时功能，并且将计时结果传送至显示电路，进而实现显示功能。原理框图如图1.2所示，主要由计时电路，秒信号发生电路，清零电路和译码显示电路组成。计时电路在秒信号的作用下，产生0:00~9:59的循环计时，清零电路控制计时电路的清零端，实现时钟的清零，最终将计时电路的输出送至译码显示电路，实现时钟的显示。图1.2 数字钟的原理框图1.4 单元电路设计秒信号发生电路图1.3 秒信号发生电路秒信号发生电路为计时电路提供驱动信号，电路原理如图1.3所示。为提供较为精确的秒信号，本设计中振荡电路采用215Hz的石英晶体管为主体的晶振电路，并作为电路的秒信号源。由于振荡电路产生的源信号为215Hz，而秒的基准信号频率为1Hz，则需要对215Hz信号进行分频，得到1Hz信号。分频器采用CD4060和74LS74来实现，CD4060为14位二进制串行计数器，各管脚功能如表1.1所示，功能表如表1.2所示。虽然CD4060内部有14级由T触发器构成的二分频器，但实际输出端只有10个：Q4~Q10、Q12~Q14。Q1~Q3以及Q11并不引出。、、CP0为晶振电路的引出端，需接外部石英晶体。Cr为复零端，为高电平或正脉冲时振荡器停振。从输出功能看，CD4060能得到10种不同的分频系数，最小为24分频，最大为214分频，即将215Hz送入该芯片，最大分频输出Q14输出信号频率为2Hz。由于CD4060最多能完成14级二分频，所以还需要再加一级二分频，才能把4060输出的2Hz信号变成秒信号。外接二分频器可采用D触发器（74LS74）构成的二分频电路，74LS74管脚功能如表1.3所示，该芯片有上片和下片两个D触发器，2Hz信号经过二分频电路得到1Hz的秒脉冲信号，即将D触发器的同相位输出Q端与触发信号D端连接在一起，复位端和控制端接电源，使该两端口无效，则Q端的输出信号即为1Hz的秒脉冲信号。所用器件：215Hz晶体管1个、22MΩ电阻1个、20pF电容1个、10pF电容1个、CD4060（分频器）1片、74LS74（D触发器）1片。表1.1 CD4060管脚功能时钟输入端时钟输出端反相时钟输出端Q4~Q10，Q12~Q14计数器输出端表1.2 CD4060功能表输入功能CRx1清零↓0计数↑0保持表1.3 74LS74管脚功能管脚号引脚代码引脚功能1复位信号21D触发信号31CP时钟信号4控制51Q同相位输出6反相位输出7GND地8反相位输出92Q同相位输出10控制112CP时钟信号122D触发信号13复位信号14VCC电源计时电路该电路是本实验的关键部分，由分计数器、秒十位计数器和秒个位计数器构成，电路均使用CD4518BCD码计数器来实现。CD4518管教如图1.4所示，该计数器为双十进制同步加法计数器，片子内部封装两个相同且独立的十进制计数器，每个计数器中都含有四位二进制的技术单元，每个计数器含有两个时钟输入端“CP”和“EN”，简称双时钟，可以根据使用要求来选择不同的时钟输入，两者所不同在于：“CP”端对时钟的上升沿有效，“EN”端对时钟的下降沿有效。该计数器功能表如表1.4所示。图1.4 CD4518管教图表1.4 CD4518功能表功能输入输出CrCPEN清零1xx0000计数0↑1BCD码加法计数保持0x0保持计数00↓BCD码加法计数保持01x保持计时整体电路如图1.5所示，分位计数器和秒个位计数器均是从0~9循环计数（模10计数），可采用CD4518直接实现十进制计数功能；秒十位计数器为六进制计数器，需要将CD4518的模10计数变换为一个从0～5循环的模六计数：当4518计数到6时，将QC，QB引到与门74LS21的输入端，此时74LS21输出一个高电压，送回至4518的Cr端，实现复位（4518回0），由于4518的Cr端为异步复位，因此4518需要计数到6时才引出复位信号，并且6状态非常短暂，显示器并不显示，所以实际效果还是0~5显示。74LS21为四输入与门，片子内部封装两个相同且独立的四输入与门，该电路中只用到1个与门的2个输入，因此需要将该与门的