多功能数字钟电路设计教材_课件.pptVIP

多功能数字钟电路设计 学习要求 掌握数字电路系统的设计方法、装调技术及数字钟的功能扩展电路的设计 一、数字钟的功能要求 基本功能 准确计时,以数字形式显示时、分、秒的时间 小时的计时要求为“12翻1”,分和秒的计时要求为60进位 校正时间 扩展功能 定时控制 仿广播电台正点报时 报整点时数 触摸报整点时数 二、数字钟电路系统的组成框图 数字钟电路系统由主体电路和扩展电路两大部分所组成 振荡器产生的稳定的高频脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲 秒计数器计满60后向分计数器进位 分计数器计满60后向小时计数器进位 小时计数器按照“12翻1”规律计数 计数器的输出经译码器送显示器 计时出现误差时可以用校时电路进行校时、校分、校秒 扩展电路必须在主体电路正常运行的情况下才能进行功能扩展 三、主体电路的设计与装调 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时,尽量选用同类型的器件,如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。 1. 振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。 如图所示为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲 1. 振荡器的设计 如果精度要求不高也可以采用第二章介绍的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里设振荡频率fo =103Hz 2. 分频器的设计 分频器的功能主要有两个 产生标准秒脉冲信号 提供功能扩展电路所需要的信号,如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等 选用3片中规模集成电路计数器74LS90可以完成上述功能 因每片为1/10分频,3片级联则可获得所需要的频率信号 即第1片的Q0端输出频率为500Hz,第2片的Q3端输出为10Hz,第3片的Q3端输出为1Hz 3. 时分秒计数器的设计 分和秒计数器都是模M=60的计数器 其计数规律为00—01—…—58—59—00… 选74LS92作十位计数器,74LS90作个位计数器,再将它们级联组成模数M=60的计数器 时计数器是一个“12翻1”的特殊进制计数器 即当数字钟运行到12时59分59秒时,秒的个位计数器再输入一个秒脉冲时,数字钟应自动显示为01时00分00秒,实现日常生活中习惯用的计时规律 选用74LS191和74LS74,其电路见本章第三节 4. 校时电路的设计 当数字钟接通电源或者计时出现误差时,需要校正时间(或称校时) 校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能 为使电路简单,这里只进行分和小时的校时 对校时电路的要求是 在小时校正时不影响分和秒的正常计数 在分校正时不影响秒和小时的正常计数 校时方式有“快校时”和“慢校时”两种 “快校时”是,通过开关控制,使计数器对1Hz的校时脉冲计数 “慢校时”是用手动产生单脉冲作校时脉冲 S1为校“分”用的控制开关 S2为校“时”用的控制开关 校时脉冲采用分频器输出的1Hz脉冲 当S1或S2分别为“0”时可进行“快校时” 如果校时脉冲由单次脉冲产生器(见第二章第四、五节)提供,则可以进行“慢校时” 需要注意的是,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为“0”或“1”时,可能会产生抖动,接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路(见第二章第三节) 5. 主体电路的装调 由数字钟系统组成框图按照信号的流向分级安装,逐级级联,这里的每一级是指组成数字钟的各功能电路 级联时如果出现时序配合不同步,或尖峰脉冲干扰,引起逻辑混乱,可以增加多级逻辑门来延时 如果显示字符变化很快,模糊不清,可能是由于电源电流的跳变引起的,可在集成电路器件的电源端VCC加退耦滤波电容。通常用几十微法的大电容与0.01?F的小电容相并联 经过联调并纠正设计方案中的错误和不足之处后,再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图,如图所示 如果因实验器材有限,则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示,因而可以省去2片译码器和2片数码显示