3VCO锁相电路.docVIP

实验三 VCO锁相环电路 实验目的： 1、掌握VCO压控振荡器的基本工作原理，加深对基本锁相环工作原理的理解。 2、熟悉锁相环数字频率合成器的电路组成与工作原理。 3、掌握锁相环的基本原理 4、掌握锁相式数字频率合成器的设计 实验电路工作原理： 锁相环是无线电发射中使用频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL集成电路，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLL 集成电路所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL集成电路的电压输出端的电压发生变化去控制VCO，直到相位差恢复， 图3-1 VCO电路原理图 达到锁频的目的，能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。VCO电路原理图如图3-1所示。 1、4046锁相环芯片介绍 4046锁相环的功能框图如图2所示，外线排列管脚功能简要介绍： 第1引脚（PD03）：相位比较器2输出的相位差信号，为上升沿控制逻辑。 第2引脚（PD01）：相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性，为PD01=PD11PD12 第3引脚（PD12）：相位比较器输入信号，通常PD为来自VCO参考信号。 第4引脚（VCO0）：压控振荡器的输出信号。 第5引脚（INH）：控制信号输入，若INH为低电平，则允许VCO工作和源极跟随器输出：若INH为高电平，则相反，电路将处于功耗状态。 第6引脚（CI）：与第7引脚之间接一电容，以控制VCO的振荡频率。 第7引脚（CI）：与第6引脚之间接一电容，以控制VCO的振荡频率。 第8引脚（GND）：接地。 第9引脚（VCO1）：压控振荡器的输入信号。 第10引脚（SF0）：源极跟随器输出。 第11引脚（R1）：外接电阻至地，分别控制VCO的最高和最低振荡频率。 第12引脚（R2）：外接电阻至地，分别控制VCO的最高和最低振荡频率。 第13引脚（PD02）：相位比较器输出的三态相位差，它采用PD11、PD12上升沿控制逻辑。 第14引脚（PD11）：相位比较器输入信号，PD11输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。 第15引脚（V1）：内部独立的齐纳稳压二极管负极，其稳压值V5—8V，若与TTL电路匹配时，可以用来作为辅助电源用。 第16引脚（VDD）：正电源，通常选+5V，或+10V，+15V。 2、VCO压控振荡器 所谓压控振荡器就是振荡频率受输入电压控制的振荡器。如图3-2所示。 图3-2 CD4046锁相环逻辑框图 4046锁相环的VCO是一个线性度很高的多谐振荡器，它能产生很好的对称方波输出。电源电压可工作在3V-18V之间。本电路取+5V电源。它利用由门电路组成的RS触发器控制一对开关管轮番地向定时电容C正向充电和反向充电，从而形成自激振荡，振荡频率与充电电流成正比。与C1的容量成反比，振荡频率不仅与定时电容C、外加控制电压U有关而且还与电源电压有关，与外接电阻R1和R2的比值有关。 3、锁相式数字频率合成器工作原理 从图3-1可见，CD4522为三级可预置分频器，全部采用可预置的BCD码同步1/N计数器CD4522，可由4位小型拨动开关选择。三块CD4522分别对应着总频比N的百位、十位、个位数以8421BCD码形式输入。使用时按所需分频比N预置好SW1、SW2、SW3的输入数据，=N*。3位程序分频器CD4522的数据输入端P0-P3分别接有510K的下拉电阻，当SW1、SW2、SW3没有对该系统单元数据输入时，即开路状态，此时下拉电阻把数据输入置为“0”电平；当SW1、SW2、SW3工作时，则有相应的“1”电平输入到数据输入端，使之置于“1”电平状态，以便程序分频器进行处理。 在图3-1电路图中，当程序把分频器的分频比N置成1，也就是SW1、SW2均断开，SW3置成“0001”状态。这时，该电路就是一个基本锁相环电路。当三级程序分频器的N值可由外部输入进行编程控制时，该电路就是一个锁相式数字频率合成器电路。我们可以使用实验箱自身产生1KHz(利用数字与模拟信号源EPM240IO_43引脚)。当锁相环锁定后，可得到： =,其中=/N,带入得：=/N，移项得：=N。由此可知，当固定不变时，改变三级程序分频器的分频比N，VCO的振荡输出频率（也就是频率合成器的输出频率）也得到相应的改变。这样，只要输入一个固定信号频率，即可得到一系列所需要的频率，其频率间隔等于，这里为1KHz。选择不同的，可以获得不同的频率间隔。 测量点说明： TP1：VCO输入参考信号，即相位比较器输入信号。 TP2：相位比较器输入信号，通常PD为来自VCO的参考