数字频率计的设计报告内容.docVIP

数字频率计的设计 摘要：本文设计的数字频率计测频范围为0HZ～999HZ，测量的电压范围为0 mv～7mv。本电路简单，大致可以分为模拟和数字两个部分：模拟部分包括信号放大电路、信号整形电路；数字部分包括计数电路、显示电路、时基信号发生电路和计数器与锁存器控制电路等，通过这些电路将输入信号放大、整形，变成规则的数字脉冲信号，最后通过数字电路来实现计数功能，最后通过数码管来显示该频率。 引言：所谓数字式频率计是基于时间或频率的A／D转换原理，并依赖于数字电路技术发展起来的一种新型的数字测量仪器。目前市场上频率计的种类繁多，如基于CPLD的数字频率计、基于FPGA的频率计、基于单片机的实现的数字频率计以及通过纯数字和模拟电路的频率计等。由于本次课程设计是数电课程设计。所以下面介绍一下通过纯数字电路和模拟电路来实现的的小信号数字频率计的制作方法。 一、设计目的 1、测评的频率范围为0HZ～999HZ。 2、数码管显示测得数据。 3、熟悉方法。OHz～999Hz，测量的电压范围为0mV～7mV，本电路结构简单，成本低廉，对于提高动手能力加强对理论知识的灵活运用具有很大的帮助。该电路大致可分为模拟和数字两个部分：模拟部分包括信号放大电路、信号整形电路；数字部分包括计数电路、显示电路、时基信号发生电路和计数器与锁存器控制电路等，基本框如附录二所示。该电路的整体思路就是将交变的模拟信号转换为数字信号，然后实现频率的计算。当在该电路的输入端输入微小变化的模拟信号时，经过第一部分的放大电路放大后，再通过由比较器组成的整形电路进行整形。此时该部分输出的信号就变成了规则的数字脉冲信号，最后通过数字电路来实现计数功能。整形过后数字信号就可以通过计数器等数字电路来处理。计数器与显示电路相连，即可显示所测的频率。其中时基信号发生电路的作用是产生一秒钟脉宽的时基信号，来控制计数器实现一秒钟的计数，同时时基信号还控制锁存电路，当计数结束后及时锁存数据以实现稳定的显示。 三、电路原理 系统电路图如附录一所示。 1、放大电路：放大电路部分主要由一块LM324集成运放及外围元件组成。本放大电路采用两级放大，第一级信号的增益为20dB，第二级的信号增益为40dB，两级的放大倍数为1000倍，其频率的带宽为0～5kHz。采用多级放大可以提高的放大电路的通频带，如果被测的信号频率较高，可以采用多级放大来提高通频带，根据实际情况而定，由于本电路的测频范围低，对通频带不做太多的要求。附录一中，A端为被测信号的输入端，B端为放大电路的输出端，接整形电路的输入。 2、整形电路：整形电路的主要作用是将第一部分放大的交变信号整形为数字信号(即幅度为5V的方波信号)，其电路主要由比较器组成，该电路中我们选用LM393比较器，B端为整形电路输入端。C为整形电路的输出端接第一片74LS160的2端。 3、计数电路：计数电路部分我们选用3片十进制加法计数器74LS1 60的级联来实现0～999Hz的频率显示，74LS160为可预置的十进制同步计数器，利用其级联，可以构成任意进制的计数器。第一块74LS160的2脚为脉冲信号的输入端，1脚为清零端。第一块74LS160的15脚进位端接第二块74LS160的2脚脉冲输入端，第二块74LS160的15脚进位端接第三块74LS160的2脚脉冲输入端，三块计数器的7、9及10脚接电源，使计数器工作在计数的状态，1脚接时基电路。由时基电路来控制计数与清零。 4、显示电路：显示电路部分主要由二块74LS273锁存器、三块CD4511和三块数码管组成，74LS273是8位数据／地址锁存器，他是一种带清除功能的8D触发器，主要实现对计数电路的输出信号进行锁存，由于计数器的频率较快，采用的是动态显示，我们为了显示的稳定，便于观察，所以在计数器的输出端进行锁存。该锁存器的锁存信号由时基电路(下面有其介绍)来提供，且当1脚为高电平时，11(CLK)脚是锁存控制端，并且是上升沿触发锁存，当11脚有一个上升沿，立即锁存输入脚3、4、7、8、13、14、17、18的数据，并且立即呈现在输出脚2(1Q)、5(2Q)、6(3Q)、9(4Q)、12(5Q)、15(6Q)、16(7Q)、19(8Q)上。74LS273的1脚接高电平，使其工作在不清零状态。CD4511的7、1、2、6脚分别对应接74LS273的2、5、6、9或12、15、16、19脚。另一端对应接数码管的相应端。 5、时基信号产生电路：该电路的主要作用是产生0.5Hz的时基信号(即周期为2秒，脉宽为1秒的闸门信号)为锁存器提供锁存信号和为计数电路提供计数闸门信号，实现频率计数与显示。时基信号产生电路由一个频率为3．2768MHz的晶振和一块CD4060分频器以及外围元件构成。CD4060是一种带有振荡器的14级分