[高中教育]数字幅频均衡功率放大器 2.pdfVIP

数字幅频均衡功率放大器 ——硬件电路设计 摘要 本文设计了一个基于FPGA的数字信号处理技术的幅频均衡功率放大器（硬 件电路）。系统由前置放大器、低通滤波、带阻网络、AD转换、FPGA数字幅频 均衡、DA转换及功率放大电路构成。 前置放大是采用运放NE5532设计的同相比例放大电路，实现了500倍的电 压放大，通频带为20hz-20khz，输出电阻为600欧；无源T型带阻滤波器的中 心频率是10kHz，衰减为-11.735db；AD转换电路采用16 位，转换速率250ksps 的ADS8505 芯片，在FPGA设计一个数字幅频参数均衡器,补偿前级带阻网络的 频响特性，以达到幅频均衡的目的，通频带20hz-20KHz内的电压幅度波动在 1.5db以内。数字幅频均衡后的信号通过DAC5687（采样率500ksps）转换，并 在OCL低频功放电路驱动负载，OCL功率放大电路输出功率大于10W，转换效率 大于50%。基本实现题目要求。 关键字：数字幅频均衡；功率放大器；前置放大；带阻滤波器；ADC;DAC； . Digital Amplitude-Frequency Bal