第一部分PSoC设计导论.ppt

PSoC3器件概述--PSoC3引脚分布 32．Vddio0-Vddio3：给I/O供电，每个Vddio必须连接到有效的电压范围（1.71V-5.5V）。必须小于等于Vdda。如果没有使用与Vddio0，Vddio2，Vddio3有关的引脚，则其连接到地（Vssd或Vssa）。 33．XRES：外部复位引脚输入； PSoC5器件概述--PSoC5功能和特点 片上提供最大2kB的EEPROM，用于保存应用数据。 此外，可选的配置选项，比如：启动速度和引脚驱动模式 ，也保存在非易失性存储器中。这样允许在上电复位 POR时，立即激活这些设置。 PSoC5器件概述--PSoC5引脚分布 34．Vddio0-Vddio3：给I/O供电；每个Vddio必须在有效的电压范围内（1.71V-5.5V），其小于等于Vdda。如果没有使用和Vddio0，Vddio2，Vddio3相关的I/O引脚，则Vddio接地。 35．XRES：外部复位引脚输入； PSoC5器件概述--PSoC5功能和特点 ADC的输出可选择送到数字滤波器模块DFB，可 以使用DMA而不需要CPU干预。 设计者通过配置DFB来执行IIR和FIR数字滤波器 或者用户定制的功能。DFB能实现最多64阶滤波器。 DFB能在一个时钟周期能执行48位乘-累加操作。 PSoC5器件概述--PSoC5功能和特点 提供最多四个高速电压或电流DAC支持8比特输出信 号，最高速度达到8Mbps。这些信号能布线到任意GPIO 引脚。 设计者能使用UDB创建更高分辨率电压PWM DAC输 出。这样能建立最大10位的PWM DAC，最高速度达到 48kHz。每个UDB内的数字DAC支持可编程宽度的 PWM，PRS，或者Σ-Δ算法。 PSoC5器件概述--PSoC5功能和特点 除了支持ADC，DAC和DFB外，模拟子系统提供 多个： 可供使用的运算放大器； 可配置的开关电容（Swiched Capacitor, SC）/连续时间（Continuous Time，CT）块。这些块支持： 跨互阻放大器（电流-电压） 可编程增益放大器 混频器 其他类似的模拟元件； PSoC5器件概述--PSoC5功能和特点 PSoC5的CPU子系统使用32位3级流水的ARM Cortex-M3 处理器，运行速度最高为80MHz。 Cortex-M3子系统包括集成的嵌套向量中断控制器 NVIC，各种调试和跟踪模块。 整个CPU子系统包括： DMA控制器 Flash Cache、 RAM。 PSoC5器件概述--PSoC5功能和特点 PSoC5的非易失性子系统由Flash，字节宽度可写的 EEPROM和非易失性的配置选项。提供最大256KB的片 上Flash。 CPU能对Flash的每个块重新编程和使用启动代码。 设计者可以使用纠错码ECC用于高可靠性的应用。 PSoC5提供了强大的安全保护措施，用于保护非法 的读写操作。 PSoC5器件概述--PSoC5功能和特点 PSoC 5种类型的I/O是非常灵活的。所有的I/O在POR 的时候可以设置多种驱动模式。PSoC5通过Vddio引脚，提 供了最多四个I/O电压域。每个GPIO都有模拟I/O，LCD 驱动，CapSense，灵活的中断产生，抖动率控制和数字 I/O的能力。 PSoC5器件概述--PSoC5功能和特点 当作为输出时，PSoC上的SIO允许独立于Vddio设置 Voh。 当SIO为输入模式时，输出为高阻状态。SIO非常 适合应用于I2C总线，即当总线上有其它设备，而PSoC 没有上电的情况。 SIO也有大电流驱动能力用于LED的驱动。 SIO可编程的输入门槛特性能使SIO作为通用的模 拟比较器。 对于全速USB，USB接口也提供了USBIO。当不使 用USB时，这些引脚被用于有限数字功能和芯片编程。 PSoC5器件概述--PSoC5功能和特点 PSoC5提供了灵活的内部时钟生成器。内部主振荡器 IMO是系统的主时钟基准（3MHz的精度为±1%）,IMO 的频率范围3MHz-74MHz。从系统时钟频率产生多个衍 生时钟来满足应用的要求。 PSoC5提供了相位锁相环PLL提供最大的时钟频率 80MHz。 它也包含了一个独立的低功耗的低速振荡器ILO用于 休眠和看门狗定时器。 一个32.768kHz的晶振用于RTC应用。 PSoC5器件概述--PSoC5功能和特点 P