[高等教育]电子线路EDA1.ppt

电子线路EDA 第三篇 Quartus II平台与实验 可调数字信号源 CLK0输出口的频率通过JP7（CLK0）来设置的，这样输出的时钟频率种类为20MHz、10MHz、5MHz、2.5MHz、1.25MHz； CLK1输出口的频率通过JP1（F_SEL1）及JP8（CLK1）来设置，输出频率对应的关系为： FCLK1=20MHz×F_SEL1×CLK1 CLK2输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）及JP9（CLK2）来设置，输出频率对应的关系为： FCLK2=20MHz×F_SEL1×F_SEL2×CLK2 CLK3输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）及JP10（CLK3）来设置，输出频率对应的关系为： FCLK3=20MHz×F_SEL1×F_SEL2×F_SEL3×CLK3 CLK4输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）、JP4（F_SEL4）及JP11（CLK4）来设置，输出频率对应的关系为： FCLK4=20MHz×F_SEL1×F_SEL2×F_SEL3×F_SEL4×CLK4 CLK5输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）、JP4（F_SEL4）、JP5（F_SEL5）及JP6（CLK5）来设