可编程数字锁相环路dpll的设计.doc

目 录 摘要 1 Abstract 2 引言 3 第一章 数字锁相环路(DPLL)概述 4 1.1 数字锁相环路的基本结构 4 1.2 数字锁相环路的特点 4 1.3 数字锁相环路的分类 5 第二章 FPGA设计流程 9 2.1 关于VHDL 9 2.2 关于EDA及FPGA概述 10 2.3 QuartusⅡ软件设计流程 11 第三章 数字环路模块的工作原理 14 3.1 数字鉴相器的工作原理 14 3.2 数字环路滤波器的工作原理 14 3.3 数控振荡器的工作原理 15 3.4 数字锁相环路的工作原理 16 第四章 数字环路模块的设计及仿真 18 4.1 数字鉴相器的设计 18 4.2 数字环路滤波器的设计 20 4.3 数控振荡器的设计 25 4.4 系统整体功能仿真及性能分析 27 第五章 结论与总结 30 致 谢 31 参考文献 32 摘要：数字锁相环路（Digital Phase Locked Loop）Abstract：This paper presents Digital Phase Locked Loop (DPLL).It is a system which is used to control and adjust phase errors。Therefore，many different applicatio