毕业设计（论文）-基于VHDL的数字时钟设计和时序仿真精选.doc

毕业设计 基于VHDL的数字时钟设计 和时序仿真 学生姓名： 学 院： 专 业： 指导教师： 年 月 目 录 1 引言……………………………………………………………………………………1 2 设计概述………………………………………………………………………………2 3 开发工具简介…………………………………………………………………………4 3.1 VHDL语言简介……………………………………………………………………4 3.1.1 VHDL发展史……………………………………………………………………4 3.1.2 VHDL设计特点…………………………………………………………………4 3.1.3 VHDL设计结构………………………………………………………………5 3.1.4 VHDL设计步骤………………………………………………………………6 3.2 Quartus II软件简介……………………………………………………………6 3.2.1 Quartus II软件介绍 …………………………………………………………6 3.2.2 Quartus II软件设计流程……………………………………………………6 4 数字时钟的设计要求和原理………………………………………………………8 4.1 设计要求……………………………………………………………………………8 4.2 设计原理……………………………………………………………………………8 5 数字时钟模块化设计………………………………………………………………10 5.1 分频模块…………………………………………………………………………11 5.2 计时模块…………………………………………………………………………13 5.2.1 秒计时模块……………………………………………………………………13 5.2.2 分计时模块……………………………………………………………………15 5.2.3 时计时模块……………………………………………………………………17 5.3 报警模块…………………………………………………………………………18 5.4 数据选择模块………………………………………………………………20 5.5 译码显示模块……………………………………………………………………22 6 数字时钟模块化仿真………………………………………………………………24 6.1 计时模块仿真图…………………………………………………………………24 6.1.1 秒模块仿真图…………………………………………………………………24 6.1.2 分模块仿真图…………………………………………………………………24 6.1.3 时模块仿真图 ………………………………………………………………25 6.2 报警模块仿真图…………………………………………………………………25 6.3 数据选择模块仿真图……………………………………………………………26 6.4 译码模块仿真图…………………………………………………………………26 6.5 数字时钟整体仿真图……………………………………………………………27 7 FPGA开发板实验……………………………………………………………………28 7.1 芯片和器件选择………………………………………………………………… 28 7.2 外部电路接线…………………………………………………………………… 28 7.2 硬件实物图……………………………………………………………………… 28 8 结论…………………………………………………………………………………30 附录……………………………………………………………………………………31 参考文献………………………………………………………………………………42 致谢……………………………………………………………………………………43 1 引言 随着科学技术的迅猛发展，在计算机技术的推动下电子技术获得了飞速的发展。电子产品几乎渗透到了工业、生活的各个领域，其中集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况，可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术主要体现在三个方面：一是可编程逻辑器件的芯片技术；二是适用于可逻辑编程器件的硬件编程技术，三是可编程逻辑器件设计的EDA开发工具,它主要用来进行可编程逻辑器件应用的具体实现[1]。在本设计中采用了集成度较高的FPGA 可编程逻