毕业设计（论文）-基于单片机和CPLD的等精度数字频率计设计精选.doc

题 目 基于单片机和CPLD的等精度数字频率计设计 学生姓名 学号 所在学院 物理与电信工程学院 专业班级 电子1203班 指导教师 完成地点 物理与电信工程学院实验室 2016 年 6 月 1 日  毕业论文﹙设计﹚任务书 院(系) 物电学院 专业班级 电子信息工程电子 学生姓名 一、毕业论文﹙设计﹚题目 基于单片机和CPLD的等精度数字频率计设计 二、毕业论文﹙设计﹚工作自__2016 __年_ 3_月_ 2 _日 起至__2016 年 6 月_ 15 _日止 三、毕业论文﹙设计﹚进行地点: 物电学院实验室 四、毕业论文﹙设计﹚的内容要求： 频率信号抗干扰能力强、易于传输，可以获得较高的测量精度，所以测频率方法的研究越来越受到重视。本课题的等精度数字频率计设计，采用当今电子设计领域流行的EDA技术，以CPLD为核心，配合AT89C51单片机，采用多周期同步测频原理，实现了0.01Hz-1MHz信号频率的等精度频率测量。设计中用一块复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。在QuartusⅡ平台上，用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真和下载。用AT89C51单片机作为系统的主控部件，实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显示输出 五、 毕业论文﹙设计﹚应收集资料及参考文献： [1]谢檬，申忠如.基于CPLD的等精度频率计的设计《微计算机信息》，2011，27（14） [2]张青林.基于单片机和CPLD的数字频率计设计 《合肥学院学报：自然科学版》，2010（20） [3]李建忠，《单片机原理及应用》，西安，西安电子科技大学出版社，2002； [4]谢自美等.电子线路设计、实验、测试.[M].华中科技大学出版社 六、进度安排: 1 ─ 4周：查阅资料及方案论证，完成开题报告； 5 ─10周：熟悉开发环境，完成单元电路、模块调试； 11─13周：完成系统总装及调试； 14─15周：系统优化，及测试； 16 周：整理资料，撰写论文。 17 周：准备答辩。 指导教师签名 系(教研室)主任签名 专业负责人签名 批准日期  基于单片机和CPLD的等精度数字频率计设计 （陕西理工学院物理与电信工程学院电子信息工程专业，2012级3班，