[工学]射频电路基础课件xin第十章.ppt

第十章　数字频率合成 10.1 数 字 锁 相 环　　DPLL是由三部分组成的， 分别为： 采样鉴相器、 数字环路滤波器和数控振荡器（DCO）。其基本结构如图10.1.1所示， 输入信号被采样并与环路输出的本地估算信号作相位比较， 产生一个跟两者相位误差成比例的数字样本序列。 该序列由数字环路滤波器加以平滑得到控制信号去控制数控振荡器的周期。 图10.1.1 数字锁相环的基本结构 10.1.1 数字鉴相器　　数字鉴相器又称采样鉴相器， 按其形式可分为过零采样鉴相器、 触发器型数字鉴相器、超前-滞后型数字鉴相器和奈奎斯特速率采样鉴相器四大类。 其中， 奈奎斯特速率采样鉴相器的应用较为广泛， 且是软件无线电中的数字下变频器的核心器件， 故而本节将对其着重讨论。 　　奈奎斯特速率采样鉴相器的原理框图如图10.1.2（a）所示， 它由A/D转换器和数字乘法器组成。 输入的模拟正弦信号u1加到A/D转换器中， 在时钟速率上被周期地取样并数字化。 由数控振荡器产生的N位数字信号u2被提取为正弦波， 如图10.1.2（b）所示。 数字化的信号u1和u2一起加到数字乘法器中， 经过乘法器的高速运算后， 其输出的相位误差je也是正弦波形。 再经数字环路滤波器后， 输出平均值je。 图10.1.2 奈奎斯特采样速率鉴相器的原理框图及波形 (a) 原理框图； (b) 波形图 10.1.2 数字环路滤波器　　下面仅对数字环路滤波器的典型结构作一些简单分析。 　常见的数字滤波器结构如图10.1.3所示， 它跟模拟的有源比例积分器有着直接对应的关系。 由图10.1.3可以导出数字滤波器的差分方程， 再利用Z变换就可导出其Z域传递函数。 图10.1.3 数字环路滤波器结构 　　对比式（10.1.1）和式（10.1.2）可以发现, 它们具有完全相同的形式， 为此便有： 10.1.3 数控振荡器　　数控振荡器(DCO)在数字锁相环中的作用和地位相当于模拟锁相环中的压控振荡器（VCO）， 但它输出的是脉冲序列， 其周期受数字环路滤波器送来的校正信号控制。 DCO的特点是前一采样时刻得到的校正信号将改变下一个采样时刻的脉冲时间位置。 也就是说， 它应满足下面的递推关系： 式中， T（j）为第j个采样时刻的数控振荡器的周期； C(j－1)为第j－1个采样时刻的数字环路滤波器输出的校正信号对数控振荡器序列控制引起的校正量； T0为无校正信号时数控振荡器的周期， 即其脉冲序列的中心频率所对应的周期， 为 　　DCO输出的脉冲序列是本地估算信号， 该信号的输出相位及其变换规律是主要的研究对象。 本地估算信号相对于中心角频率ω0而言， 其相位可用下式表示： 于是， 可得到DCO在Z域中的传递函数： 图10.1.4 数控振荡器的结构 10.1.4 数字锁相环频率合成　　最基本的数字锁相频率合成技术仍然是将标准频率源的输入频率通过倍频器、 分频器、混频器进行加、 减、 乘、 除运算， 得到各种所需频率。 数字锁相环加入数字分频器构成的频率合成系统可由微处理器控制， 形成智能化的数字频率合成系统。 　　数字锁相环频率合成系统的工作原理是： 锁相环对高稳定度的基准频率(通常由晶体振荡器直接或经分频后提供)进行精确锁定， 在环路中插入一可变分频器（可以是可编程的）， 通过编程改变分频器的分频比， 使环路总的分频比为N(可通过编程改变)， 从而使环路稳定地输出 N倍的基准频率， 而整个程序和系统的控制完全可以由微处理器来完成。 基本的数字锁相环频率合成系统的结构如图10.1.5所示。 图10.1.5 数字锁相环频率合成系统 10.2 直接数字频率合成　　除了锁相环外， 还有一种重要的实现频率合成的方法——直接数字频率合成（DDS）。DDS的主要优点是其输出频率、 相位和幅度能够在数字处理器的控制下精确而快速的变换， 还具有极微小的频率调谐和相位分辨率能力， 并且可编程和全数字化， 控制灵活方便。 10.2.1 直接数字频率合成的工作原理　　DDS是根据正弦函数的产生， 从相位出发， 由不同的相位给出不同的电压幅度， 即相位-正弦幅度变换， 最后滤波输出所需要的频率。　　图10.2.1所示为一典型的DDS原理框图， 它包括的基本部件有： 相位累加器、 正弦查表ROM、 D/A变换器及低通滤波器。 图10.2.1 DDS原理框图 　　相位累加器类似于一个简单的计数器， 它是由L位存储数字相位增量字的频率寄存器、后接L位的全加器和相位寄存器组成的。 输入的数字相位增量字（可来自