PPT 讲稿文字规范推荐.ppt

* * 在三总线结构中， ALU的两个输入端分别由两条总线供给，而ALU的输出则与第三条总线相连 三总线结构运算器的速度是最快的，双操作数运算可以一步完成 总线控制也是最复杂的 以加法运算为例 可以将两个操作数通过总线1和总线2分别送往ALU 同时将ALU的运算结果通过总线3送往相应的通用寄存器 * * 在三总线结构运算器中，每条总线都是单向传输数据，因此给寄存器之间的数据传送带来一定困难 为了避免寄存器之间的数据传送也要用到ALU从而降低速度，在三总线结构运算器中还专门设置了总线旁路器 只要开通总线旁路器，总线2的数据就可以直接送往总线3而不需要经过ALU 这样就可以大大提高寄存器之间的数据传送速度 * * 4. 寄存器 寄存器一般指的是通用寄存器 多通用寄存器是现代计算机系统的结构特点之一 利用多个寄存器，可以存放运算过程的中间结果，使存取数据的速度提高，从而缩短指令周期，加快机器速度 通用寄存器是指这些寄存器的用途广泛 除了用于存放操作数和运算结果外，还可以作为变址寄存器存放变址值，作为堆栈指示器存放堆栈指针等，可以被程序员直接使用 * * 除了通用寄存器外，还有一些专用寄存器 对于程序员而言是透明的，不能直接使用 硬件系统在完成某项工作时会用到相关的专用寄存器 累加器是运算器中与ALU直接相连、使用频繁的一种寄存器 每次运算的操作数或运算的中间结果大多存放在累加器中 累加器是与很多指令都相关的通用寄存器 在运算器中还有其他一些部件 用于选择接收来自多个部件数据的多路选择器 专门用于各种移位操作的移位寄存器等 * * 2.3 浮点运算和浮点运算器 2.3.1 浮点数的加、减法运算 2.3.2 浮点数的乘、除法运算 2.3.3 浮点运算流水线 2.3.4 浮点运算器实例 * * 浮点数规格化的重要性 可以使浮点数保留最多的有效数字 可以使数据具有惟一的表示形式 * * 2.3.1 浮点数的加、减法运算 设有两个浮点数x和y，它们的规格化表示分别为： x = 2Ex×Mx y = 2Ey×My 其中Ex和Ey分别为数x和y的阶码，而Mx和My分别为数x和y的尾数 浮点数加、减法运算规则 (Ex≤Ey) (ExEy) * * 根据公式，可总结出浮点数运算的几个步骤 1. 0操作数检查 2. 对阶 3. 尾数相加 4. 结果规格化 5. 舍入处理 6. 溢出处理 * * 1. 0操作数检查 浮点数的运算过程比较复杂，如果能判断出两个操作数中有一个为0，那么运算结果马上可知，而不必进行后续的一系列操作，以节省运算时间 * * 2. 对阶 两个浮点数相加减，首先要看它们的阶码是否相同，即小数点位置是否对齐 如果阶码相同，则表示小数点位置是对齐的，尾数就可以直接进行加减运算 若两数阶码不同，则表示小数点位置没有对齐，不能直接进行加减运算 必须通过“对阶”过程使两数的阶码相同，也就是使两数的小数点位置对齐 * * 要对阶就要改变两数中一个数的阶码 表面上看来改变哪一个都可以 随着阶码的改变，尾数也要做相应的移动才能使浮点数据的值保持不变 如果阶码变大，尾数要右移；阶码变小，尾数要左移 尾数的左右移都会造成有效数据的移出与丢失 但是右移丢失的是最低有效位，而左移丢失的却是最高有效位 显然，右移更能减小数据误差 对阶必须遵循“小阶向大阶靠拢”的原则 两数中阶码较小的那个数的阶码要变大，而这个数的尾数要作相应的右移，右移多少取决于阶码变大多少 阶码每增加1，尾数要相应右移1位，相当于小数点左移1位 * * 对阶时，一般首先求出两数阶码之差，即 △E = Ex - Ey 如果△E=0，说明两数阶码相等，无需对阶； 如果△E0，表示ExEy，Ey要向Ex靠拢，其尾数My要做相应右移； 如果△E0，表示ExEy，Ex要向Ey靠拢，其尾数Mx要做相应右移。 阶码用移码表示 移码的特点：真值越大，移码的数值也越大，无论正负 可以用比较电路直接比较两个阶码的大小 * * 3. 尾数相加 对阶完成后，表示两数的小数点已经对齐，可以直接进行尾数的加减运算 无论加法运算还是减法运算，都按加法进行操作 * * 4. 结果规格化 如果不满足规格化要求，则要对结果作规格化处理 尾数的规格化处理有两种情况 如果尾数相加结果的两个符号位数据不相等，表明运算结果的尾数的绝对值大于1，因此要“向右规格化”，即尾数右移1位，阶码加1 如果尾数相加结果的符号位与数据最高位相等，表示数据没有规格化，尾数要“向左规格化”，即尾数左移n位，阶码相应减n * * 5. 舍入处理 在对阶和向右规格化的过程中，尾数都要向右移位，尾数的低位部分可能会丢失，从而造成一定的误差 为了减少误差，要进行舍入处理 1）0舍1入 2）恒置1 *