第一章 二章(硬件结构).ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第一章 二章(硬件结构)

单片机原理与应用 主讲: 蔡婷婷 邮箱:cynthia1@126.com 1. 计算机的基本结构 2. 什么是单片机 单片机就是在一块导体硅片上集成了微处理器(CPU),存储器(RAM,ROM,EPROM)和各种输入、输出接口,这样一块集成电路芯片具有一台计算机的属性,因而被称为单片微型计算机,简称电片机。 单片机主要应用于控制领域,实现各种测试和控制功能 单片机按照用途分为: 通用型单片机 专用型单片机 3.单片机的特点 结构简单、体积小、 性能价格比高 可靠性高、功耗小、 适应温度范围宽 应用范围广泛 6. MCS-51系列单片机 第二章 MCS-51的硬件结构 2.1 MCS-51单片机的硬件结构 80C51的内部结构 一、 MCS-51的CPU 1.内部数据存储器 数据存储器的低128个单元 程序存储器 80C51片内有4KROM,地址为: 0000H-0FFFH 三、定时/计数器 80C51片内有两个16位的定时器/计数器,以实现定时功能和计数功能,并可以根据定时或计数结果对单片机进行控制。 六、 中断控制系统 MCS-51 单片机个功能部件的运行都是以时钟控制信号为基准,有条不紊的一拍拍地工作。 2.2 MCS-51引脚封装 2.3 时钟电路、复位电路 时钟电路框图 复位操作和复位电路 复位是单片机的初始化操作,其主要功能是把包括PC在内的一些专用寄存器赋予初始数据,使单片机从这些初值开始工作。 2.4 并行口I/O端口 二、P2 口 三、P1口的结构 四、 P3口 复位后: PC=0000H,所以程序从0000H地址单元开始执行; 特殊功能寄存器复位后的状态是确定的 : P0~P3=FFH,各口可用于输出,也可用于输入; SP=07H,第一个入栈内容将写入08H单元; IP、IE和PCON的有效位为0,各中断源处于低优先级且均被关断、串行通讯的波特率不加倍; PSW=00H,当前工作寄存器为0组。 MCS-51单片机有四个8位的并行双向I/O口, 分别记作PO、P1、P2、P3,端口的每一位均由锁存器、输出驱动器和输入缓冲器组成。 可以按字节寻址,也可按位寻址。 P0口的字节地址是:80H 位地址是:80H-87H 一、 P0口 P0口:是漏极开路的准双向口 低8位地址/数据总线口 1. P0口的结构 vcc 1 0 0 1 1 1 0 2、 P0用作通用I/O口 当系统不进行片外的ROM扩展,也不进行片外RAM扩展时,P0用作通用I/O口。 在这种情况下,单片机硬件自动使控C=0,MUX开关接向锁存器的反相输出端。 作输出口时,CPU执行口的输出指令(如:MOV P0,#00H)作用下由D端进入锁存器,经锁存器的反向端送至场效应管T2,再经T2反向,在P0.X引脚出现的数据正好是内部总线的数据。 作输入口时,数据可以读自口的锁存器,也可以读自口的引脚。这要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。 CPU在执行“读—修改—写”类输入指令时(如:ANL P0,A),内部产生的“读锁存器”操作信号,使锁存器Q端数据进入内部数据总线,在与累加器A进行逻辑运算之后,结果又送回P0的口锁存器并出现在引脚。读口锁存器可以避免因外部电路原因使原口引脚的状态发生变化造成的误读。 CPU在执行“MOV”类输入指令时(如:MOV A,P0),内部产生的操作信号是“读引脚”。注意,在执行该类输入指令前要先把锁存器写入“1”,使场效应管T2截止,使引脚处于悬浮状态,可以作为高阻抗输入。否则,在作为输入方式之前曾向锁存器输出过“0”,则T2导通会使引脚箝位在“0”电平,使输入高电平“1”无法读入。 P0口在作为通用I/O口时,属于准双向口。 作为输入口使用的两种情况 3、P0用作地址/数据总线 当系统进行片外的ROM扩展或进行片外RAM扩展,P0用作地址/数据总线时。 在这种情况下,单片机内硬件自动使C=1,MUX开关接向反相器的输出端,这时与门的输出由地址/数据线的状态决定。 CPU在执行输出指令时,低8位地址信息和数据信息分时地出现在地址/数据总线上。P0.X引脚的状态与地址/数据线的信息相同。 CPU在执行输入指令时,首先低8位地址信息出现在地址/数据总线上,P0.X引脚的状态与地址/数据总线的地址信息相同。然后,CPU自动地使转换开关MUX拨向锁存器,并向P0口写入FFH,同时“读引脚”信号有效,数据经缓冲器

文档评论(0)

yaocen + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档