[研究生入学考试]集成电路课件知识.ppt

ERC检查的主要错误有如下几种： 节点开路。 短路。 接触孔浮孔。 特定区域未接触。 不合理的元器件节点数（或扇出数） * 《集成电路设计基础》 * 版图参数提取（LPE） 对已设计的版图提取各种器件、它们的连接关系以及各种寄生电容和电阻，这实质上是自动地建立一种模型。提取各参数后，可以进行如下工作： 作为电特性检验的基础，利用这些参数将版图还原成电路图，并与原始电路图比较，以便更严格地查找错误。 * 《集成电路设计基础》 * (2)将提取出的器件及连接关系和寄生参量等作为电路模拟的输入数据，再次进行电路模拟，以估计寄生参量对电路性能的影响。 (3)如果是用自动设计方法制成的版图，从单元库中调用已检验过的单元，所以只需提取连接线关系及连线的分布电容和电阻，进行整个电路的检验即可。 * 《集成电路设计基础》 * 电路图与版图一致性检查（LVS） 电路图与版图一致性检查（LVS）从版图中提取的电路同原电路相比较，其方法通常是将两者的网表进行对比。这一工作量是很大的。为了减小对比工作量，应增大对比的单元结构。如可对较大的单元结构MOS多种逻辑门及其他组合进行比较。比较的结果，可以是完全一致或两者不全一致。设计者应对所示的错误进行必要的版图修改。 * 《集成电路设计基础》 * §6.1 引言 § 6.2 薄层集成电阻器 § 6.3