USB20板载设计及布线指引RevA.pdf

应用报告 ZHCA059A – December 2007– Revised January 2013 USB 2.0 电电路路板板设设计计及及布布线线指指南南 DSPSApplications 摘摘要要 本应用报告探讨了通用串行总线(USB) 系统电路原理图设计的若干指导原则。 内内容容 1 背景 1 2 USB 物理层(PHY) 布线指南。 1 3 静电放电(ESD) 7 4 参考书目 9 图图片片列列表表 1 推荐的大大减少 EMI 的阵列电容器和铁氧体磁珠 2 2 四层板堆叠 3 3 USB 连接器 4 4 3W 间隔规则 4 5 至USB PHY 的电源及时钟连接 5 6 USB PHY 连接器及线缆连接器 5 7 避免跨层边界走线 6 8 避免层交叠 6 9 避免损坏镜像层 7 图图表表列列表表 1 背背景景 在 USB 设计中，时钟频率提供了主要的信号源。USB 差分DP/DM 对运行在480Mbps 的高速模式下。系 统时钟可工作于 12 MHz，48 MHz 及60 MHz 上。USB 线缆可运行为一个单极天线；因此必须小心防止 RF 电流耦合至线缆上。 当设计一个 USB 电路板时，最关注的信号是： • 器件接口信号：运行在印刷电路板(PCB) 上的器件之间的时钟和其它信号/数据线路 • 线缆输入/输出供电：USB 连接器插槽引脚 1(VBUS) 可能被严重滤波，仅可通过低于大约 100KHz的低 频信号。USB 插槽的引脚4 （模拟接地）必须能够返还数据传输期间的电流，且必须进行基本的滤波。 • 通过线缆，DP 及 DM 输出的差分双铰线对信号：根据数据传输率的不同，这些器件端子可给出具有 240MHz （高速），6MHz （全速），750kHz （低速）基频的信号。 • 外部晶振电路 （器件端子X1 和X0 ）：12MHz，19.2MHz，24MHz 和48MHz 基频。当使用一个外部 晶振作为基准时钟时，强烈推荐使用一个24MHz 和更高频率的晶振。 2 USB 物物理理层层(PHY) 布布线线指指南南。。 以下部分详细描述了USB PHY 布线的专用指南。 All trademarks are the property of their respective owners. ZHCA059A – December 2007– Revised January 2013 USB 2.0 电路板设计及布线指南 1 SPRAAR7 — /sc/techlit/SPRAAR7 版权© 2007–2013, Texas Instruments Incorp