《EDA》第六章1.pptVIP

第六章 有限状态机设计 优点 通过状态转换图设计手段可以将复杂的控制时序图形化表示，分解为状态之间的转换关系，将问题简化。 状态机的基本操作有两种： 1．状态机的内部状态转换。 状态机经历一系列状态，下一状态由状态译码器根据当前状态和输入条件决定。 2．产生输出信号序列。 输出信号由输出译码器根据当前状态和输入条件确定。 用输入信号决定下一状态也称为“转移”，而决定下一状态所需的逻辑称为转移函数。 ☆主控时序进程 指负责状态机运转和在时钟驱动下负责状态转换的进程。作为状态机的“驱动泵”，或“节拍器”。 ！同步 ！当时钟沿到来时，时序进程将代表次态的信号next_state中的内容送入现态信号current_state中。 思考 两个进程通过什么来传递参数？ 这两个信号分别是 current_state〔进程REG－进程COM)和next_state(进程COM－进程REG)。 一般来说，利用状态机进行设计有如下几个步骤： (1) 分析设计要求，列出状态机的全部可能状态，并对每一个状态进行编码。 (2) 根据状态转移关系和输出函数画出状态转移图。 (3) 由状态转移图，用VHDL语句对状态机描述。 Binary State Machine each state within the State Machine is encode by bits ?e.g. Four State Machine : state0, state1, state2, state3 can be represented by –2 bits : 00 01 10 11 (Binary) –mainly consume less logic –but the performance usually is slower –can be more than one bit change from state to state ?(01 - 10) both bits changed Gray Code State Machine ??What is Grey Code State Machine –each state within the State Machine is encode by bits ?e.g. Four State Machine : state0, state1, state2, state3 can be represented by –2 bits : 00 01 11 10 (Grey Code) Gray Code State Machine –mainly consume less logic –but the performance usually is slower –ONLYone bit change from state to state ?(01 - 11) one bit changed One Hot State Machine ??What is One Hot –each state within the State Machine is represent by ONE BIT ?e.g. Four State Machine : state0, state1, state2, state3 can be represented by –4 bits : 1000 0100 0010 0001 (One Hot) One Hot State Machine –mainly gives us performance –but it consume more logic 独热码编码方式尽管用了较多的触发器，但其简单的编码方式大为简化了状态译码逻辑，提高了状态转换速度，这对于含有较多的时序逻辑资源，较少的组合逻辑资源的FPGA器件是好的解决方案。 例如，FLEX 7000器件系列是寄存器增强型（Register-intensive），以这类器件为对象的状态机最好选用一位热码编码方案来实现。由于一位热码编码的状态机降低了送到每一个状态位的逻辑电路的复杂程度，因而可提高用FLEX 7000器件实现的状态机的性能。 MAX 5000和MAX 7000器件系列最适合二进制状态机编码方案。这两类器件都能够利用共享和并联的扩展乘积项有效地实现复杂的逻辑函数。因此，在这两类器件小，可以容纳复杂的组合逻辑函数而不会浪费资源或损失性能。 注意 在选择编码方案时，必须考虑状态机可能进入的潜在的非法状态的数目。 如果违反了状态位触发器的建立或保持时间，又没有定义所有可能出现的状态，则你的设计会终止在非法状态上。MAX+plus II设计进入方法允许你定义非法状态和规定你的状态机如何从非法状态中退出。 一