[工学]数字电路第四章h.ppt

第四章 组合逻辑电路 4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 二、逻辑功能的描述 4.2 组合逻辑电路的分析方法和设计方法 分析过程一般包含4个步骤： （2）化简与变换： 设计举例一： 设计一个监视交通信号灯状态的逻辑电路 设计举例： 1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式 设计举例： 3. 选用小规模SSI器件 4. 化简 5. 画出逻辑图 设计举例二： 设计举例三： 设计举例四： 4.3 若干常用组合逻辑电路 4.3.1 编码器 编码：将输入的每个高/低电平信号变 成一个对应的二进制代码。 普通编码器 优先编码器 一、普通编码器 特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器 利用无关项化简，得： 二、优先编码器 特点：允许同时输入两个以 上的编码信号，但只对其中 优先权最高的一个进行编码。 例:8线-3线普通优先编码器 (设I7优先权最高….I0优先权 最低) 实例：如8线—3线优先编码器74HC148的逻辑图。如果不考虑由门G1 、G2、G3 构成的控制电路，则编码器电路只有图中虚线框以内的这一部分. 选通信号 附加输出信号 控制端扩展功能举例： 例：用两片8线-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高· · · 三、二-十进制优先编码器 将 编成0110 ~ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 2．组成8421BCD(二--十进制)优先编码器 它能将10个输入信号分别编码成10个BCD代码。 并以反 码形式输出的BCD码。 4.3.2 译码器 译码：将每个输入的二进制代码译成对应的输出高、低 电平信号。 常用的有：二进制译码器，二-十进制译码器，显示译码 器等 真值表 逻辑表达式： 集成译码器实例：74HC138 74HC138的功能表： 利用附加控制端进行扩展 例：用74HC138（3线—8线译码器） 4线—16线译码器 二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：74HC42 三、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数。 2. 举例 例：利用74HC138设计一个多输出的组合逻辑电路。 其输出逻辑函数式为： 四、显示译码器 1. 七段字符显示器 如： 真值表  卡诺图 BCD－七段显示译码器7448的逻辑图 7448的附加控制信号:(1) 灯测试输入 7448的附加控制信号：（2） 灭零输入 7448的附加控制信号：（3） 灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭。 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平，因此 表示译码器 将本来应该显示的零熄灭了 例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号 数据选择器——根据地址 选择码从多路输入数据中 选择一路，送到输出。 以“双四选一” 74HC153 为例 分析其中的一 个“四选一” 四选一数据选择器 根据功能表，可写出输出逻辑表达式： 二、集成数据选择器 集成数据选择器74151（8选1数据选择器） 例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个。 “八选一”的八个数据需要3位地址代码指定其中任何一个。 二、用数据选择器设计组合电路 1. 基本原理 具有n位地址输入的数据选择器，可产生任何形 式输入变量不大于n+1的组合函数 例如： 4.3.4 加法器 一、1位加法器 半加器，不考虑来自低位的进位，将两个1位的二进制 数相加 2. 全加器：将两个1位二进制数及来自低位的进位相加 二、多位加法器 1.串行进位加法器 优点