[工学]第7章_常用时序逻辑功能器件.ppt

第七章 常用时序逻辑功能器件 7.1 计数器 7.1.1 二进制计数器 1．二进制异步计数器 （1）二进制异步加法计数器（4位） （2）二进制异步减法计数器 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。 二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。 2．二进制同步计数器 （1）二进制同步加法计数器 当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。 然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程: （3）作状态转换表。 （4）作状态图 和时序图。 （5）检查电路能否自启动 用同样的分析方法分别求出6种无效状态下的次态，得到完整的状态转换图。 7.1.3 集成计数器 ① 异步清零。 （3）二—五—十进制异步加法计数器74LS290 74290的功能： 例7 用74160组成48进制计数器。 74LS175的功能: RD是异步清零控制端。 7.2.2 移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，所以又称上移寄存器。 （2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 三、集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表 四、移位寄存器构成的移位型计数器 1. 环形计数器 2．扭环形计数器 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。 DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。 0 1 1 1 LD 预置 × 1 0 0 EN 使能 × × 0 1 D/ U 加/减控制 × × ↑ ↑ CP 时钟 d3 d2 d1 d0 × × × × × × × × × × × × D3 D2 D1 D0 预置数据输入 d3 d2 d1 d0 保 持 计 数 计 数 Q3 Q2 Q1 Q0 输 出 工作模式 异步置数 数据保持 加法计数 减法计数 74191的功能表 （4）单时钟4位二进制同步可逆计数器74191 0 1 1 1 1 RD 清零 × 0 1 1 1 LD 预置 × × × × 0 × × 0 1 1 EP ET 使能 × ↑ × × ↑ CP 时钟 × × × × d3 d2 d1 d0 × × × × × × × × × × × × D3 D2 D1 D0 预置数据输入 0 0 0 0 d3 d2 d1 d0 保 持 保 持 十进制计 数 Q3 Q2 Q1 Q0 输出 工作模式 异步清零 同步置数 数据保持 数据保持 加法计数 74160的功能表 （5） 8421BCD码十进制同步加法计数器74160 例1：用集成计数器74161和与非门组成的9进制计数器。 0000 0001 0111 0110 0101 0011 0010 0100 1000 1001 2．用集成计数器组成任意进制计数器 （1）异步清零法——适用于具有异步清零端的集成计数器 1 ET EP 1 CP A B C D RCO LD 74161 1 1 0 例2：用集成计数器74160和与非门组成的6进制计数器。 结论：用异步清零方法组成M进制计数器时，用M对 应的二进制数通过一个与非门产生清零信号。 例3. 试用74161的异步清零功能设计任