VerilogHDL数字系统设计——原理、实例及仿真第12章QuartusⅡ功能及应用教材教学课件.ppt

　　(2) 点击Next按钮，出现“Loading IP Toolbench”的状态条，随即弹出如图12.59所示的IP Toolbench窗口，单击“About this Core”按钮，即显示FFT IP核的基本信息，其中包括该IP核的版本号、发布时间、支持的器件等，如图12.60所示。若单击“Documentation”按钮，则显示FFT IP核的文档列表界面，如图12.61所示，由此可以打开FFT IP核的名为“FFT User Guide”的帮助文件。 图12.59 IP Toolbench窗口 图12.60 FFT IP核的基本信息 　　(3) 生成FFT IP核要经过三个步骤，即图12.59所示的Step1～Step3。单击Step1按钮，进入FFT IP核的参数设置窗口，它包括Parameters、Architecture、Implementation Options三个选项卡，如图12.62所示。在Parameters界面中，选择目标器件为“CycloneⅡ”，Transform Length(转换的长度)设置为1024，Data Precision(输入、输出数据位宽精度)设置为8?bits，Twiddle Precision(旋转因子的位宽精度)设置为8?bits。在Architecture界面中设置FFT IP核函数支持的I/O数据流结构，其中包