EDA技术_项目8_移位寄存器教材教学课件.pptVIP

项目8 移位寄存器;单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。 （3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。;右移移位寄存器特性表 ; 完成右移移位寄存器的文本编辑 library ieee; use ieee.std_logic_1164.all; entity yiwei_r is port(ld:in std_logic; cp:in std_logic; d:in std_logic_vector(3 downto 0); q:buffer std_logic_vector(3 downto 0)); end yiwei_r; architecture one of yiwei_r is begin ; process(ld,cp,d) variable aa:std_logic_vector(3 downto 0); begin if ld =1 then q=d; elsif cpevent and cp=1then aa(2 downto 0):=q(3 downto 1); aa(3):=q(0); q=aa; end if; end process; end one;;仿真测试 ;在开发系统上进行硬件测试。;1．任务分析 双向移位寄存器特性表 ;2．任务实施 完成双向移位寄存器的文本编辑 ： （1）定义为信号 library ieee; use ieee.std_logic_1164.all; entity shuangxiang is port(load:in std_logic; clk:in std_logic; left_right:in std_logic; d:in std_logic_vector(2 downto 0); q:buffer std_logic_vector(2 downto 0)); end shuangxiang; ; architecture one of shuangxiang is signal aa:std_logic_vector(2 downto 0); begin process(clk,load,left_right,d) begin if load =1 then aa=d; q=d; elsif clkevent and clk=1then if left_right=0 then aa(1 downto 0)=q(2 downto 1); aa(2)=0; ;仿真测试 ;在开发系统上进行硬件测试。