8251串口通讯课程设计报告.docVIP

硬件设计框图： 硬件实现： 8086的D0~D7引脚通过数据线和8251A以及8253的对应引脚相连接， 8284外接12MHZ的附属晶振通过内部3分频之后通过输出其CLK引脚输出4MHZ的时钟信号，供8086和8251A正常工作使用。8284产生的4MHZ的时钟信号通过内部2分频之后产生2MHZ的时钟信号供8253正常工作使用，8253通过26分频之后产生4800bds的时钟收发信号供8251A使用。各芯片正常工作时的引脚均需连接好。具体电路图见附录二。 各模块的实现： 1、8253产生收发时钟信号：8253采用计数器0，工作于方式3（方波发生器）。8253外接2MHZ的时钟信号，计数初值为26，表示经过26分频，产生4800bds的时钟收发信号。 8253内部包含3个功能完全相同的通道，每个通道内部设有一个16位计数器，可进行二进制或十进制（BCD码）计数。采用二进制计数时，最大计数值是0000H， 采用BCD码计数时。最大计数值是10000。与此计数器相对应，每个通道内设有一个16位计数值锁存器。必要时可用来锁存计数值。 当某通道用作计数器时，应将要求计数的次数预置到该通道的计数器中、被计数的事件应以脉冲方式从CLK端输入， 每输入一个计数脉冲，计数器内容减“1”，待计数值计到“0”。 OUT端将有输出。表示计数次数到。 工作方式3被称作方波发生器，任一通道工作在方式3， 只在计数值n为偶数，则可输出重复周期为n、占空比为1：1的方波。 　　进入工作方式3，OUTi输出低电平， 装入计数值后，OUTi立即跳变为高电平。如果当GATE为高电平， 则立即开始减“1”计数，OUTi保持为高电平，若n为偶数，则当计数值减到n/2时，OUTi跳变为低电平，一直保持到计数值为“0”，系统才自动重新置入计数值n，实现循环计数。这时OUTi端输出的周期为n×CLKi周期，占空比为1:1的方波序列； 若n为奇数，则OUTi端输出周期为n×CLKi周期，占空比为((n+1)/2)/((n-1)/2)的近似方波序列。 　　如果在操作过程中， GATE变为无效，则暂停减“1”计数过程，直到GATE再次有效，重新从初值n开始减“l”计数。 　　如果要求改变输出方波的速率， 则CPU可在任何时候重新装入新的计数初值n，并从下一个计数操作周期开始改变输出方波的速率。和 引脚分别与RS232的T1I,R1O相连。8251A的各引脚功能如下： 1、8251A和CPU之间的连接信号 8251A和CPU之间的连接信号可以分为四类： a)片选信号 ?：片选信号，它由CPU的地址信号通过译码后得到。 b)数据信号 D0-D7：8位，三态，双向数据线，与系统的数据总线相连。传输CPU对8251A的编程命令字和8251A送往CPU的状态信息及数据。 c)读/写控制信号 ? ：读信号，低电平时， CPU当前正在从8251A读取数据或者状态信息。 ? ：写信号，低电乎时， CPU当前正在往8251A写入数据或者控制信息。 ? C/：控制/数据信号，用来区分当前读/写的是数据还是控制信息或状态信息。该信号也可看作是8251A数据口/控制口的选择信号。 由此可知，、、C/这3个信号的组合，决定了8251A的具体操作，它们的关系如表7-3所示： 注：数据输入端口和数据输出端口合用同一个偶地址，而状态端口和控制端口合用同一个奇地址。 c)收发联络信号 ? TXRDY：发送器准备好信号，用来通知CPU，8251A已准备好发送一个字符。 ? TXE：发送器空信号，TXE为高电平时有效，用来表示此时8251A发送器中并行到串行转换器空，说明一个发送动作已完成。 ? RXRDY：接收器准备好信号，用来表示当前8251A已经从外部设备或调制解调器接收到一个字符，等待CPU来取走。因此，在中断方式时，RXRDY可用来作为中断请求信号；在查询方式时，RXRDY可用来作为查询信号。 ? SYNDET：同步检测信号，只用于同步方式。 2．8251A与外部设备之间的连接信号 8251A与外部设备之间的连接信号分为两类： a) 收发联络信号 ? ：数据终端准备好信号，通知外部设备，CPU当前已经准备就绪。 ? ：数据设备准备好信号，表示当前外设已经准备好。 ? ：请求发送信号，表示CPU已经准备好发送。 ? ：允许发送信号，是对的响应，由外设送往8251A。 实际使用时，这4个信号中通常只有必须为低电平，其它3个信号可以悬空。 b) 数据信号 ? TXD：发送器数据输出信号。当CPU送往8251A的并行数据被转变为串行数据后，通过TXD送往外设。 ? RXD：接收器数据输入信号。用来接收外设送来的串行数据，数据进入8251A后被转变为并行方式。 3. 时钟、电源和地