[计算机硬件及网络]EDA技术与VHDL实验教案.docVIP

EDA技术实验教案 实验一　1位全加器VHDL文本输入设计 一、实验目的 1、熟悉Quartus II软件的基本使用方法。 2、熟悉EDA实验开发系统的基本使用方法。 3、了解VHDL文本输入设计方法。 二、实验内容 设计并调试好一个1位二进制全加器，并用EDA实验开发系统（拟采用的实验芯片的型号为EPF10K20TC144－4或EP1K30TC144－3）进行系统仿真、硬件验证。设计1位二进制全加器时要求先设计一个或门和一个1位二进制半加器，再由或门和1位二进制半加器构成1位二进制全加器。 三、实验条件 1、开发条件：Quartus II 2、实验设备： EDA实验开发系统、电脑 3、拟用芯片：EPF10K20TC144－4或EP1K30TC144－3 四、实验设计 --或门逻辑描述（or2a.vhd） LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL; ENTITY or2a IS PORT (a, b :IN STD_LOGIC; c : OUT STD_LOGIC ); END ENTITY or2a; ARCHITECTURE one OF or2a IS BEGIN c = a OR b ; END ARCHITECTURE one; --半加器描述（