[计算机硬件及网络]第4章 内存.pptVIP

7. tAC Access Time from CLK，最大CAS延迟时的最大访问时 间。PC100规范要求在CL=3时tAC不大于6ns，而PC133规范要 求tAC不超过5.4ns。DDR内存对tAC也有一定的要求，对于 DDR266，tAC的允许范围是±0.75ns；对于 DDR333和DDR400，则是±0.7ns。 8. Bank Bank数表示该内存的物理存储体的数量，相当于列的意思。 9. Parity Check 奇偶校验，是通过在每1字节上加一个数据位对数据进行 检查的一种校验方法，这个附加位用来表示该字节中的“1”的数 目是奇数还是偶数。通过这个附加位就可以验证读写的过程中 是否出现了错误。奇偶校验内存可以检测出部分错误，但不能 纠正错误。 10. Bank interleave 在大量数据写入或读取分散性数据的时候，如果在当前 Bank读取完成后再转移到其它Bank，就要经过一个预充电时 间。通过使不同Bank的读取和预充电时间交错进行而互不干 扰，会减少充电周期对工作效率的影响，从而提高内存的性能 。常见的有2路Bank interleave、4路Bank interleave等模式。 4.5.1 双通道内存技术 为解决CPU总线带宽与内存带宽的矛盾的低价、高性