山西大学数字逻辑第四章.ppt

(二) 多位加法器 实现多位加法运算的电路 　　其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。 　　其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。 串行进位加法器 超前进位加法器 串行进位加法器举例 A3 B3 C3 S3 CO ∑ CI S2 S1 S0 A2 B2 A1 B1 A0 B0 CO ∑ CI CO ∑ CI CO ∑ CI CI 加数 A 输入 A3 A2 A1 A0 B3 B2 B1 B0 B3 B2 B1 B0 加数 B 输入 　　低位的进位输出 CO 依次加到相邻高位的进位输入端 CI 。 相加结果读数为 C3S3S2S1S0 和数 进位数 超前进位加法器举例：CT74LS283 相加结果读数为 C3S3S2S1S0 4 位二进制加数 B 输入端 4 位二进制加数 A 输入端 低位片进位输入端 本位和输出端 向高位片的进位输出 A3 A2 A1 A0 B3 B2 B1 B0 CI0 CO4 F3 F2 F1 F0 S3 S2 S1 S0 C3 ∑ CT74LS283逻辑符号 全加器除了作二进制加法外，还可以做乘法运算、码制变换、及实现8421BCD码的加法运算等。 如果能将要产生的逻辑函数能化成输入变量与输入变量相加，或者输入变量与常量相加，则用加法器实现这样逻辑功能的电路常常是比较简单。 （三）用加法器设计组合逻辑电路 例1: 试用一位全加器完成二进制乘法功能 以两个两位二进制数相乘为例: A = A1 A0 B = B1 B0 P = AB = A1A0 × B1B0 P0 = A0 B0 P1 = A1 B0 + A0 B1 P2 = A1 B1 + C1 P3 = C2 P1不能用与或门实现，与或门不可能产生进位位。 C1 为A1 B0 + A0 B1的进位位。 C2 为A1 B1 + C1的进位位。 × A 1 A 0 B 1 B 0 A 1 B 0 A 0 B 0 A 0 B 1 A 1 B 1 C 1 C 2 + P 0 P 1 P 2 P 3 思考:为什么片1的Ci 、片2的B 要接地? P0 = A0 B0 P1 = A1 B0 + A0 B1 P2 = A1 B1 + C1 P3 = C2 Σ A B CI CO Σ A B CI CO C1 为A1 B0 + A0 B1的进位位。 C2 为A1 B1 + C1的进位位。 例2. 将BCD的8421码转换为余3码 输 入 输 出 D C B A Y3 Y2 Y1 Y0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 解：其真值表如右表所示，则 故实现的电路如图所示 例3：采用四位全加器将5421BCD码转换为2421码 解：其真值表如右表所示，则 故实现的电路如图所示 00DD 0 1 2 3 + = DCBA Y Y Y Y D 3 11 12 10 9 8 4 2 1 0 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 0 0 0 0 0 0 A B C D 输 出（2421） 输 入（5421） 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 Y0 Y1 Y2 Y3 3 14 15 13 12 11 4 2 1 0 例4:用四位全加器实现两个8421BCD码加法运算 解: ① 8421BCD码是4位二进制代码组成，两个8421BCD码相加所表示的1位十进制相加之和只可能在0-19(=9+9+1)之间。 ② 两位8421码和的本位最高输出只能是1001，超过1001必须向高位进位。因此，不能直接用4位全加器实现两个8421码相加。 ③ 需要分析“8421码相加” 和 “二进制相加”的特点。 十进制数 8421码十进制数相加“和数” 1 0 1 1 0 1 0 0 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 1 0 0 1 0 0 1 0 1 0 0 0 0 0 0 0 0 S1 S2 S3 二进制数相加的