武大电气(大二下)数电实验报告(90分精品).docxVIP

实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路74LS00四二输入与非门74LS20集成电路74LS20双四输入与非门二、实验内容实验1（PS.由于multisim版本不同，符号与实验报告上不安全一致）自拟表格并记录：ABCDXABCDX00000100000001010010001001010000111101110100011001010101101101100111010111111111实验2密码锁开锁的条件是：拨对密码，要是插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？ABCD接逻辑电平开关。最简表达式为：X1=AB’C’D密码为： 1001实验二组合逻辑电路（一）半加器和全加器一、实验目的1、熟悉用门电路设计组合电路的原理和方法步骤二．预习内容1、复习用门电路设计组合逻辑电路的原理和方法步骤。2、复习二进制数的运算。①用“与非门”设计半加器的逻辑图。②完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。③完成用“异或”门设计的3变量判奇电路的原理图。三、参考元件 74LS283 74LS00 74LS51 74LS136四、实验内容1、用与非门组成半加器，用异或门、与或非门、与非门组成全加器（电路自拟）半加器电路图全加器电路图半加器表格如下:A BS C00 00 11 01 10 01 01 00 1全加器表格如下：被加数A数B级进位Ci-100001111和S进位Ci000101112、用异或门设计3变量判奇电路，要求变量中1的个数为奇数是，输出为1，否则为0。3位判奇电路图实验结果如下表：输入入入出L011010013、“74LS283”全加器逻辑功能测试结果填入下表：被加数A4A3A2A101111001加数B4B3B2B100010111前级进位C00或10或1和S4S3S2S110000001新进位C40或01或1实验三组合逻辑实验（二）数据选择器和译码器的应用一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法二、预习内容1、了解所用元器件的逻辑功能和管教阵列2、复习有关数据选择器和译码器的内容3、用八选一数据选择器产生逻辑函数三、参考元件74LS151 74LS138四、实验内容1、数据选择器的使用：用八选一数据选择器74LS151实现下列函数：用数据选择器实验逻辑函数电路图实验结果见表格：ABCLABCL000010000011101001001101011111112、用3线—8线译码器74LS138和与非门构成一个全加器：74LS138和与非门实现全加器验证表格如下：输入输出Ci-1AiBiSiCi00000001100101001101100101010111001111113、扩展内容用一片74LS151构成四变量的判奇电路：74LS151构成四变量的判奇电路图ABCDL00000000110010100110010010101001100011111000110010101001011111000110111110111110实验四触发器和计数器一、实验目的1、熟悉J—K触发器的基本逻辑功能和原理2、了解二进制计数器工作原理。3、设计并验证十进制、六进制计数器。二、预习内容1、复习有关R-S触发器，J-K触发器，D触发器的内容。2、预习有关计数器的工作原理。3、用JK触发器组成三进制计数器。设计电路图。4、用 74LS163和与非门组成四位二进制计数器，十进制计数器，六进制计数器。设计电路图。三、参考元件74LS00 74LS10774LS74 74LS163四、实验内容一、六进制计数器：二、十进制计数器三、六十进制计数器实验五555集成定时器一、实验目的1、熟悉与使用555集成定时器二、预习内容1、复习有关555集成定时器的内容和常用电路三、参考元件555集成定时器器件说明：555集成定时器包括一个放电三极管T，两个电压比较器，一个基本RS触发器以及5KΩ电阻组成的分压器。比较器上的参考电压从分压器电阻上取得。分别为2E/3和E/3。高电平触发端6和低电平触发端2作为阈值端和外触发输入端，用来启动电路。复位端4为低电平时，电压输出为低电平，电压控