【2018年最新整理】电工电子综合实Ⅱ多功能数字计时器实验报告.docVIP

南 京 理 工 大 学 电工电子综合实Ⅱ 多功能数字计时器实验报告 一、实验目的及内容 1、实验目的 （1）掌握常见集成电路工作原理和使用方法。 （2）学会单元电路设计与组合方法。 2、设计要求 实现00:00到59:59的数字计时功能 3、设计内容 （1）设计实现信号源的单元电路。（） （2）设计实现00’00”—59’59”计时器单元电路。 （3）设计实现快速校分单元电路。含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。 （4）加入任意时刻复位单元电路（开关K2）。 （5）设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。 二、设计电路的用途及原理简介 数字计时器实际上是一个对标准频率（1HZ）进行计数的计数电路。计时器一般由振荡器、分频器、计数器、译码器、显示器、校时电路、和报时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间。校分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响。报时电路通过500Hz 或1kHz的信号和要报时的时间信号进行“与”的运算来实现的定点报时的。 各个信号“与”运算关系如下： H报时=(59:53+59:55+59:57) + 59:59 H校分=秒进位Q + H清零=复位+K2 整体结构框图如下： 图一：数字计时器逻辑框图 三、电路所需元器件 元件型号 数量 NE555 1片 CD4040 1片 CD4518 2片 CD4511 4片 74LS00 3片 74LS20 1片 74LS21 2片 74LS74 1片 电容0.047uf 1只 电阻150 4只 电阻1k 1只 电阻3k 1只 双字屏共阴显示器 2块 数字逻辑实验仪 1台 表一：元器件清单 四、单元电路设计原理 1、脉冲发生电路： (1)NE555： 555集成定时器是一种将模拟和数字电路集成于一体的电子器件，使用十分灵活方便，只要外加少量的阻容元件，就能构成多用途的电路，故其在电子技术中得到了广泛的运用。 图二：NE555引脚图 其中1引脚为接地端，引脚2为触发端，引脚3为输出端，引脚4为复位端，引脚5为控制端，引脚6为阀值端，引脚7为放电端，引脚8为电源。 当将NE555连结成图三所示的多谐振荡电路时，输出端为周期矩形波。 图三 ：周期矩形波发生电路 T= 在经过CD4040的分频之后，即可得到频率大约为1Hz的时钟信号。 （2）CD4040集成电路 CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其引脚图如下图五： 图四： CD4040引脚图 其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。 将图三所示电路的输出端接至CD4040的输入端，则可以在Q12输出端得到频率大致为1Hz的方波信号。可以利用其为电子钟的计时信号。另外，在Q11、Q3、Q2三个输出端得到频率大致为2Hz、500Hz和1kHz的信号，这三个信号在后面介绍的电路中还要用到。 于是脉冲发生电路部分如下图六所示： 图五：脉冲发生电路 2、计时和译码显示电路 （1） CD4518集成电路 CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器，引脚图如图七所示。 图六： CD4518引脚图 CD4518逻辑功能如表二所示。 输入 输出 CR CP EN Q3 Q2 Q1 Q0 清零 1 × × 0 0 0 0 计数 0 ↑ 1 BCD码加法计数 保持 0 × 0 保持 计数 0 0 ↓ BCD码加法计数 保持 0 1 × 保持 表二： CD4518 功能表 于是，当清零端输入1，EN端为1且CP端输入时钟信号。其输出端Q3 Q2 Q1 Q0输出从0000到1001（即十进制中的0到9）的循环。所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其进行分和秒的十位计数时，需要在Q3 Q2 Q1 Q0输出0110时（即十进制中的6），对其进行清零（因为CD4518是异步清零）。 （2）