数字基带信号HDB3码的编码器设计与建模推荐.doc

课程设计任务书 学生姓名： 专业班级： 指导教师： 工作单位： 题 目:数字基带信号HDB3码的编码器设计与建模 初始条件： （1）MAX PLUSII 10.02 以上版本软件； （2）课程设计辅导书：《通信原理课程设计指导》 （3）先修课程：数字电子技术、模拟电子技术、电子设计EDA、通信原理。 要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） （1）课程设计时间：1周； （2）课程设计题目：根据指导老师给定的六套题目选择其中二套完成； （3）本课程设计统一技术要求：按照要求对选定的设计题目进行逻辑分析，掌握HDB3码的编码原理，了解各模块电路的逻辑功能，设计通信系统框图，画出实现电路原理图，编写VHDL语言程序，上机调试、仿真，记录实验结果波形，对实验结果进行分析 参考文献： 江国强.EDA技术与应用. 北京：电子工业出版社，2010 John G. Proakis.Digital Communications. 北京：电子工业出版社，2011 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日  摘 要 本概括了HDB3数字编码器的研究背景、意义,同时对EDA技术和编码技术作了简要的说明。设计方面包括规划基于VHDL的HDB3编码器设计的总体方案；基于VHDL的HDB3编码器的软件实现。其中HDB3码的编码程序设计是在QuartusⅡ软件环境下进行的，首先在QuartusⅡ软件环境下建立一个工程，工程名和程序的实体名一致，并将其作为该工程的设计文件。然后在VHDL文本编辑窗中输入设计的VHDL源程序，进行编译。程序编译成功后要进行时序仿真，这一部分同样是在QuartusⅡ软件环境下完成的HDB3；建模；VHDL；编码；QUARTUSⅡ 目 录 1 Quartus Ⅱ简介 1 2 VHDL语言的介绍 3 3 HDB3码编码器的建模与实现 4 3.1 HDB3码的编码规则 4 3.2 基于VHDL的编码器的建模及实现 5 3.2.1 编码器的VHDL建模 5 3.2.2 基于VHDL编码器的实现 6 3.3编码中单/双极性转换的实现 8 3.3.1单/双极性转换的流程图 8 4 HDB3码编码器完整源程序 9 5 HDB3码编码器的波形仿真及分析 13 6 总结与心得 15 7 参考文献 16 1 Quartus Ⅱ简介 Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 　　 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 　　 Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 　　 此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。 　　 Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。 　　 Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强