高职高专数字电路5、组合逻辑电路.ppt

用74151实现四变量函数 【例题2】分别用8选1数据选择器74151和16选1数据选择器74150实现以下函数： 　　F（A，B，C，D）＝AB＋CD ［解］ ①用8选1数据选择器实现。则 　F＝1·m3＋A·m4＋A·m5＋A·m6＋1·m7　 令　D3＝D7＝1，D4＝D5＝D6＝A 　　　D0＝D1＝D2＝0 或者令前3位变量ABC为地址码，最后1位视为数据。则 令D1＝D3＝D5＝D，D6＝D7＝1 　D0＝D2＝D4＝0 ②用16选1数据选择器实现　 　令　D3＝D7＝D11＝D12＝D13＝D14＝D15＝1 　　D0＝D1＝D2＝D4＝D5＝D6＝D8＝D9＝D10＝0 　则电路连接图 【例题3】用八选一数据选择器实现函数 ［解］（1）由函数式输入变量个数确定数据选择器的规模。因为L（A，B，C）为三变量，可选用74151数据选择器。 　（2）写出函数式的最小项与或表达式，并与数据选择器的输出式相比较： 而 Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5 +m6D6+m7D7 比较可得： 　　D2＝D4＝0　　D1＝D3＝D5＝D6＝D7＝1 （3）画出电路图 【例题4】用八选一数据选择器74151实现逻辑函数 　F（A，B，C，D）＝∑（0 ，2， 7， 8， 13） 　［解法1］这是用3位选择输入的多路开关实现4变量的函数发生器。 （1）将A作为数据输入，而B，C，D作为选择输入变量，改写成最小项表达式并与选择器输出式相比较： 而　Y＝m0D0＋m1D1＋m2D2＋m3D3＋m4D4＋m5D5 ＋m6D6＋m7D7 比较得：D1＝D3＝D4＝D6＝0　D0＝1　D2＝D7＝A　D5＝A （2）画出电路图　 　第九节　全加器 　一、半加器 　　数字系统不仅要传送信息，更重要的是处理数据信息，如计算机就要对数据进行算术运算和逻辑运算，其中逻辑运算从广义来看也是算术运算，算术运算和逻辑运算是计算中央处理器CPU的基本功能，这个基本功能由称之为全加器的组合逻辑电路完成。全加器的基础是半加器。 　半加器是不考虑低位进位数的加法运算部件。加法运算即半加器运算为 　　　 　0＋0＝0　0＋1＝1　1＋0＝1　1＋1＝0 　并向高位进一位。其真值表为。 真值表 逻辑表达式： 本位和S的逻辑表达式　　 进位数C的逻辑表达式　　C＝AB （1）用与非门实现 (2)画逻辑电路图 （2）用异或门实现 2.全加器 　考虑低位进位数Cｉ－1的加法运算称之为全加器，如果被加数为A＝An、An－1、An－2、…A2、A1，加数为B＝Bn、Bn－1、Bn－2、…B2、B1，则运算过程可用下面的形式来表示： 其中第ｉ位的被加数Ai和加数Bi及相邻低位来的进位Ci－1三者相加，得到本位的和数Si及向相邻高位（i＋1）位的进位Ci。 1.全加器真值表 全加器真值表 2.卡诺图 1 1 1 1 AiBi Ci-1 00 01 11 10 0 1 Si 1 1 1 1 AiBi 00 01 11 10 0 1 Ci Ci-1 3.全加器逻辑电路图 Ci－1 Ci Si Bi Ai CI CO Ci－1 Ai Bi Si Ci Ai 新标准符号 5.n个全加器组成的n位加法器 在相加过程中，低位产生的进位逐位传送到高位，由于高位相加必须在低位相加完成后才能进行，速度较慢。 6.超前进位全加器 　要提高全加器的速度，只有改变低位进位位数Ci－1的进位方式才能做到。 　从全加器逻辑真值表中看到，要使向高位进位数Ci为逻辑值1，对于被加数Ai、加数Bi及低位进位数Ci－1，三者中至少有两个同时为逻辑值1，或者三者都为逻辑1时，Ci才为逻辑1，那么向高位进位数Ci有下列的逻辑表达式存在： 　　　　　Ci＝AiBi＋（Ai＋Bi）Ci－1 　上式称为超前进位表达式。 令　Gi＝AiBi 　　称为进位产生函数 　　Pi＝Ai Bi 　称为进位传递函数 　　可见当①Ai、Bi均为“1”；或②Ai、Bi中有一个为“1”，且低位有进位产生，满足进位条件。 7.中规模7483集成电路 7483是具有先行进位的四位二进制加法器。 两片7483构成的八位二进制加法器 第十节　数据比较器 　一、数据比较器的概念 　　数据比较器（Comparator）是一个将两个n位二进制A、B进行并行比较，以判别其大小的逻辑电路。 　　两个n位二进制数A（An－1An－2…A1A0）和B（Bn－1Bn－2…B1B0）比较的结果，可能有A＞B、A＝B、A＜B三种情况。 　　两数相比，高位的比较结果起着决定的作用，即高位不等便可确定两数的大小，