《计算机组成原理》实践第3部分：实验基础2——able语言.ppt

例： case a==0:1; a==1:2; a==2:3; a==3:0; endcase (4). GOTO语句 语法：goto 状态表达式； 例： goto x+y; 5. 异或因子的形式 异或因子部分可以指定一个布尔表达式， 这个表达式从简化的乘积形式方程中提取公 因子，并与这个方程异或。这样当一个设计 在具有异或门结构的器件中实现时，可以大 大地简化方程的表达式。 它的关键字是XOR_Factors,表达式为: XOR_Factors Singal_name = xor_factors 式中Singal_name为信号名， xor_factors为异或表达式。 6. 关于点扩展 点扩展的语言符号为Singal_name.ext 信号点扩展类似于属性，它可以精确地描 述电路的行为，其主要应用是复杂的语言 情况。 2.5.测试向量段 在例1中测试向量段如下: Test_vections ( [A,B]-[X,Y] ) [0,0]-[0,0] [0,1]-[0,1] [1,0]-[0,1] [1,1]-[1,0]; 测试向量段是可选项，它包括了测试向 量和跟踪说明两部分。 测试向量用于验证逻辑设计的功能，它 通过定义输出为输入的一个函数来指定用户 所期望的器件的逻辑运算，以便在仿真时确 定逻辑功能是否正确。 测试向量的关键字是Test_vectors, 测试向量的表达形式为: Test_vectors [note] ( input [,input…]-output[,output] ) invalues-outvalues; 其中note为说明测试向量的字符串。 inputs表示输入信号或输入反馈信号 的一个或一组标识符。 outputs表示一个或一组器件输出信号 的一个或一组标识符。 invalues输入值或其集合。 outvalues由给定的输入得到的输出值 或其集合。 测试向量表的格式由表头格式所决定， 每一向量中的信号都按表头格式语句中的定 义进行排列。测试向量表中列出了各种输入 信号的组合及相应的输出信号，这些信号组 合可包含所有的组合形式或其中的一部分。 表中所有的信号值必须为定义过的常量、数 值常量或特殊常且如.X. .C.等。 例： test_vectors([A,B]-[C,D]) [0,0]-[1,1]; [0,1]-[1,0]; [1,0]-[0,1]; [1,1]-[0,0]; 对于采用状态机描述的逻辑，其测试向量 必须是顺序的，即必须通过合法的状态转换。 跟踪说明用来控制PLAsim和Jedsim模拟结 果的显示特性。 跟踪说明的关键字是TRACE，其表达形式 为: TRACE(inputs-outputs) 2.6 结束段 在例1中结束段如下: END GATE 它标志一个模块的结束。它的关键字 是END,表示形式为: END module_name; 2.7 指示字 在源文件中还允许有选择地加上一些 指令。这些指令被处理时，可能影响源文 件的内容。 指令的关键字是@，表示形式为:· @directive [option] 3 逻辑描述 ABEL-HDL语言描述逻辑的主要方 式是方程、真值表及状态图，用户可选 用最适合其设计的逻辑的一种方法或者 选用这三种方法中的两种或三种来描述。 方程的形式 它以扩展的布尔方程来描述逻辑功能。 根据采用的赋值符，这种方法可描述组合 逻辑或者时序逻辑。方程中便用的WHEN -THEN-ELSE语句则使逻辑描述更方便。 例1:以方程的方法描述一个二输入、四 输出的译码器，设输入信号为A1，A0，输 出信号为Y0,Y1,Y2,Y3。 描述上述逻辑关系的真值表如表1所示。 根据真值表能得到布尔方程如下: Y0=A1·A0 Y1=A1·A0 Y2=A1·A0 Y3=A1·A0 表1 2-4译码器的真值表 采用方程式进行描述，只需将上式中的 逻辑运算符用