《计算机组成原理》实践第5部分：实验计算机设计(基础).ppt

U25(7474)的另一个D触发器用于产生时 钟φ、φ。它的S端恒接“1”，R端接实验仪主 脉冲PO，D端接RO信号(即RUN触发器Q端)。 当RO=“1”(运行态)，每当其CP端电平正跳时 该触发器置“1”，而当其R端PO脉冲电平负跳 时该触发器置“0”，从而产生时钟φ和φ。 74123的两个单稳平时均为“0”态。每个 单稳都有A、B两个控制端。当A=“O”而B电 平正跳时，或当B=1而A电平负跳时，其Q 端电平由“0”变为1，过了一定时间后，Q又 为“0”。Q保持“1”的时间宽度取决于外接电阻 电容值。 模块用74123(U24)的一个单稳产生信 号MICP。此单稳1A端接“0”，1B端接实验 仪主脉冲PO，每当PO电平正跳时此单稳为 “1”，约7μs后复为“0”，于是从其1Q端便可 获得约7μs的负脉冲MICP。 U24(74123)的另一个单稳用于延时，此 单稳2B端接“1”，2A端连上述单稳1Q端，当 1Q端电平负跳时，此单稳2Q端由“0”变“1” (2Q由“1”变“0”)，约过10μs后复为“0”。模块 将此单稳2Q连U25(7474)的2CP端，使时钟φ 和φ的宽约为0·11ms。图6-20显示了上述信 号的时序关系。 图6-20 时序波形图 实验时推荐: PO用作微程序计数器MPC的接数、计数、清零 的工作脉冲MCLK。 MICP用作微指令寄存器MIR的接数脉冲MICP， 使MIR在微地址(MPC状态)有效后约7μs接收从控存 中读出的微指令，保证控存有足够的读出时间。 φ、φ用作实验计算机的同步时钟，便各类触发 器翻转都发生在φ(φ)后沿，使整机性能可靠。 注意:PO、MICP、 φ和φ停机时不产生。 九 控制台控制模块 控制台控制模块位于实验仪大板，它主要由 MCS-51系列单片微机8032、存放监控程序的 EPROM2764、三片并行接口8255及其他一些电路 组成。 该模块主要功能是智能化FD-CES控制台，并能 自动测量、显示实验数据。它管理FD-CES控制台 显示器、键盘和打印机;管理执行使用者键入的操作 命令。它与实验仪其他各部件连线均已连好。 8032(U48)属MCS-51系列，是一种性能 价格比较高的8位单片机，常用于计算机外部 设备的智能化。8032可提供一个8位CPU;128 字节RAM数据存储器;四个8位并行口P0、P1、 P2、P3;三个16位定时器/外部事件计数器T0、 T1、T2;五个中断源;一个全双工异步串行通 信接口等等。8032有111条指令，当外接 12MHz晶振时，一个机器周期为1us。 P0口是8032的系统扩展总线。8032通过 PC口外接使用程序存储器、或扩展的数据存储 器、或扩展的IO接口。8032在对这些外部资 源操作时P2口已传输地址高位信息，P0口分时 传输地址低8位和数据信息。74373(U47)正是 用来在外部锁存P0口输出的地址低8位信息的。 8255是一种可编程8位PI0接口，可扩展 出PA、PB、PC三个8位口，其中PC口可按位 (bit)操作控制。模块中的U44、U455、U5O 都采用8255，用于对打印机、键盘、LED显 示器等的操作控制和对控存信息、地址总线、 数据总线信息的传输。在实验仪加电时或RET 键被按下时，系统得到复位，显示器显示出 CPU READY字样。 2764(U46)是8K字节EPRAM，其13根 地址线中高5位由8032提供、低8位由8032 的P0口通过锁存器74373提供。2764中存 放着FD-CES的监控程序。为防止2764所存 信息破坏，故上面加盖了一张防光标签纸， 请不要剥去。 下面以字母为序归纳了本模块所涉及的输 入输出信号及其含义，供参考。 十 与PC机串行口通讯模块 该模块位于FD-CES-B实验仪主板右下角，它 主要由TTL-R232电平转换电路和一个三芯通信接 口COM组成。通过该接口，用通信线连接PC机串口， 可实现将PC机内的实验文件程序代码(或微程序代码) 下载到CES实验仪的内存(或控存)，或者通过该接口 将CES实验仪内存(或控存)的程序代码(或微程序代 码)以文件存入PC机托执。PC机串口与CES的COM口的信号连接见表6-10。 表6-10 PC机串口与CES的COM口的信号连接 当要对6116进行读操作时，应使选片端 CS为低电平，读控制端R为低电平，写控制 W为高电平，此时ODB上的信息为从6116中 地址由OAB9~OAB0决定的单元读出的内容; 当要对6116进行写操作时，应使选片端CS为 低电平，写控制W为低电平，读控制端R为高 电平，此