逻辑器件中的节能技术.docVIP

逻辑器件中的节能技术 　　近年来，随着采用能降低成本的先进工艺技术，FPGA的应用也日益广泛。但在成本降低的同时，功耗却随着高的晶体管漏电流而增加。 　　2008年5月，Altera公司发布了首款采用40nm工艺制程的FPGA。12月，这款芯片开始发售，型号为EP4SGX230，它含有230K逻辑单元(LE)、工作速率高达8.5Gb／s的36个嵌入式收发器、17Mb RAM以及1288个嵌入武乘法器。 　　2009年2月刚刚推出的两款40nm FPGA――Stratix IV GT和Arria Ⅱ GX――扩展了这一收发器FPGA的产品组合。Stratix Ⅳ GT FPGA的24个收发器工作速率高达11.3Gb／s，另外24个收发器工作速率为6.5Gb／s，还提供530K LE、20.3Mb内部RAM和1288个18×18乘法器。Arfia Ⅱ GX功耗极低，具有16个3.75Gb／s收发器、256K LE和8.5Mb内部RAM。 　　这些器件具有高级的逻辑和连线体系结构，以及Altera创新的可编程功耗技术。根据设计需求，可编程功耗技术针对每一个可编程逻辑阵列模块(LAB)、数字信号处理模块和存储器模块而采用高速或者低功耗模式。在FPGA设计中，很少的通路(平均只有20％)是关键时序通路。使用可编程功耗技术，阵列中的所有模块，除了指定的关键时序模块，都被设置为低功耗模式。只把少数的关键时序逻辑模块设置为高速模式，使针对功耗和性能的优化得以实现。 　　2009年2月Xilinx也推出了采用40nm工艺制程的Virtex-6系列FPGA，比其前一代产品功耗降低多达50％。Virtex-6基于采用第三代XilinxASMBL架构的40nm制造工艺。该系列即可在1.0V内核电压上操作，同时还有可选的0.9V低功耗版本。这些使得系统设计师可在设计中采用Virtex-6FPGA，从而支持建设“绿色”中心办公室和数据中心。 　　对于可编程逻辑器件，手持式是一个快速增长的市场。据Semico预测，可编程逻辑器件在该领域的市场规模将在2010年前超过6.5亿美元。2008年推出了几款成功结合功耗、成本和性能的新器件，以满足PMP、DSC等手持式应用的需求。 　　Actel的IGL00和ProASIC3FPGA的nano版本功耗降低至2μw，这些器件还支持1.2V电压编程，免除了对多种电压电源的需要。 　　IGLOO系列器件采用Flash*Freeze技术，能够轻易地进入和退出超低功耗模式。在Flash*Freeze模式下，IGLOO器件的功耗仅为2μw，无须添加额外的部件即可关断I／O或时钟，同时却可保存设计的信息、SRAM内容和寄存器状态。I／O能够在Flash*Freeze模式中维持配置的状态，进入和退出Flash*Freeze模式所需的时间少于1μs。 　　此外，IGLOO器件的低功耗有源(LOW Power Active)功能可实现超低的功耗，并同时通过维持I／O、SRAM、寄存器和逻辑功能使到系统处于完全操作状态。I／O可在Flash*Freeze模式保持其状态。这样，IGLOO器件便可在功耗最小的情况下，通过外部输入(如键盘触发扫描)来控制系统的功率管理。 　　Semico资深分析师Rich Wawrzyniak表示：“功耗和成本在很久以前便已是可编程逻辑领域的重要议题。以往工程师希望使用却未采用可编程逻辑的原因，在于功耗太高或是性能太差。” 　　特别是在对功耗特别敏感的便携式应用领域，更需要逻辑器件具有超低功耗的特性。SiliconBlue于2008年6月推出的iCE系列单芯片FPGA采用了与手机设计工程师相同的功耗模式定义――操作模式及待机模式――来满足智能手机、PMP、数码相机和手持式POS系统等产品对电池续航能力的要求，其逻辑核心的操作电压维持在1.0V，启动电源仍维持在相当低的水平。其操作电流低至25μA，并提供最低的动态电流，可极大化电池寿命。 　　CPLD同样采用各种方式在各个层面上实现着降低功耗的目标。 　　CoolRunner-Ⅱ系列1.8V CPLD采用了全数字核和快速零功率(FZP)技术，其功耗低至28.8μW，典型待机电流16μA。FZP技术替代了其他CPLD产品中所使用的读出放大器(Sense Amplifier)技术，可使系统电流需求降到最低，并允许采用小型的芯片级封装。FZP支持在制造工艺技术和设计技术方面都采用完全的CMOS技术，从而实现低功耗设计。其优点是几乎不消耗闲置电流，在功耗方面对器件容量没有限制，可同时结合高性能和低功耗。 　　MAX IIZ系列CPLD提供的自动关断功能进一步延长了电池使用时间。MAX IIZ CPLD和传统的宏单元CPLD不同，它含有内部振