[工学]第5章时序逻辑电路_1_.ppt

第5章 时序逻辑电路 5.1时序逻辑电路的特点和表示方法 5.2时序电路的分析方法 5.6时序电路的设计方法 5.3寄存器 5.4计数器 逻辑电路：组合逻辑电路 时序逻辑电路 区别： 逻辑功能： 组合：任一时刻的输出仅与当时的输入有关； 时序：不仅与当时输入有关，还与电路原来状态有关。 结构： 组合：无存储电路，无记忆功能； 时序：有存储电路，保存电路原来状态，有记忆功能。 时序逻辑电路的框图表示 时序电路分类 按触发方式分两类 同步时序电路：所有触发器共用一个时钟信号，即所有触发器的状态转换发生在同一时刻 。 异步时序电路：至少有一个触发器的时钟信号与其他触发器不同，各触发器的状态变化不同步。 时序电路分类 按输出方式分两类 米里型：Z = g ( X，Q ) 输出不仅取决于存储电路状态，还与外部输入有关。 莫尔型：Z = g ( Q ) 输出仅取决于存储电路状态，与外部输入无关。 莫尔型电路是米利型电路的一个特例。 时序电路的逻辑功能表示法 逻辑表达式 时序电路的逻辑功能表示法 状态转换表、状态图、时序图(工作波形图) 以上四种表示方法从不同侧面突出了时序电路的逻辑功能，它们本质上是相通的，可相互转换。在实际中根据需要选用。 例5-1 例5-1 5.2 时序电路的分析方法 已知逻辑图，分析逻辑功能 。 5.3 时序逻辑电路的设计方法 时序逻辑电路的设计是分析的逆过程。 已知设计要求，求满足要求的逻辑电路。 设计步骤 ⑴ 画原始状态转换图或状态转换表 根据功能要求确定输入变量、输出变量以及状态的个数，列原始状态表或画原始状态图。 实现时序控制功能所需记忆的“事件”个数决定了时序逻辑电路的有效“状态”个数。有时难以明确地直接归纳出所需记忆的“事件”个数，所以一般先根据直觉估算“状态”数，列出原始状态表或状态图，然后化简。 ⑵ 状态化简 分析原始状态表或状态图可能会发现：不同状态在相同输入时产生相同输出，并转换到相同的新状态，则这些不同的“状态”可能记忆的是同一个“事件”，即状态“等价”。等价状态合并成一个状态。列出最简状态表或状态图。 设计步骤 ⑶ 确定触发器的数目、类型，并进行状态分配（编码）： 根据2n≥M2n-1 ，确定触发器的数目n 编码方案不同，最终设计的电路结构也不同 编码方案选择得当，电路会简单 ⑷ 求输出方程、状态方程、驱动方程。 根据状态表画各触发器的次态卡诺图和输出卡诺图，写出状态方程和输出方程； 状态方程与触发器的特性方程比较，得到各触发器的驱动方程。 ⑸ 按照驱动方程和输出方程画出逻辑图。 ⑹ 检查所设计的电路能否自启动 如果不具备自启动能力，重新考虑卡诺图中无关项取值或重新分配状态。 例5-4： 试设计一个五进制加法计数器。 解：由于计数器能够在时钟脉冲作用下，自动地依次从一个状态转换到下一个状态，所以计数器无信号输入，只有进位输出信号。 令进位输出C=1表示有进位输出 C=0表示无进位输出 具体步骤 ⑴ 画状态转换图或状态转换表。 五进制加法计数器应有五个有效状态。 具体步骤 ⑵ 状态分配： 五个状态，应用三个触发器。八种组合中取五种组合得二进制编码的状态转换图。 具体步骤 ⑶ 求状态方程、驱动方程、输出方程 根据图5-51，画出次态卡诺图和进位输出的卡诺图(图5-52)，并将其分解成小卡诺图(图5-53)。 具体步骤 具体步骤 具体步骤 ⑸ 根据驱动方程和输出方程画出逻辑图 具体步骤 ⑹ 检查能否自启动，结果为能自启动 5.4 寄存器 在数字系统和计算机中，经常要把一些数据信息暂时存放起来，等待处理。 寄存器：暂时寄存数码的逻辑器件。 寄存器内部的记忆单元：触发器。 一个触发器可以存储一位二进制数，N个触发器就可以存储N位二进制数。 数码寄存器、锁存器及移位寄存器。 ⒈数码寄存器 数码寄存器具有双拍和单拍两种工作方式。 双拍：接收数码时，先清零，再接收数码。 单拍：只需一个接收脉冲就可完成接收数码。 集成数码寄存器几乎都采用单拍工作方式。 数码寄存器要求所存的代码与输入代码相同，故由D触发器构成。 引子：计算机系统中，除了希望寄存器具有数据存储功能外，还需要实现“移位”功能。例如：将计算机内的并行数据从USB口一位位顺序输出（串行输出），或者外部数据一位位输入（串行输入）。 特点： ① 兼有串行和并行输入方式，左移时，串行数据从DSL输入；右移时，串行数据从DSH输入；置数时，并行数据从D3～D0输入。 ② 兼有串行和并行输出方式，左移时，串行数据可从Q3输出；右移时，串行数据可从Q0输出；而Q3～Q0同时输出即可看作并行输出端。 5.5