[工学]第08章 存储器和可编程逻辑器件简介.ppt

8.1.1 随机存取存储器（RAM） 8.1.3 存储器的应用 8.1.2 只读存储器（ROM） 8.1.3 存储器的应用 8.1.4 其它类型存储器简介 8.2.1 概述 8.2.2 普通可编程逻辑器件 8.2.3 复杂的可编程逻辑器件（CPLD） 8.2.4 现场可编程门阵列（FPGA） 8.2.5 可编程逻辑器件的开发与应用 3. 应用简介 本章小结 图8-18 GAL的结构控制字 （3）GAL的结构控制字 ① XOR（n）：输出极性选择位。共有8位，分别控制8个OLMC的输出极性。异或门的输出D与它的输入信号B和XOR（n）之间的关系为： D ＝B⊕XOR 当XOR＝0时，即D = B； 当XOR＝1时，即D =B ② SYN（n）：时序逻辑电路/组合逻辑电路选择位。 当SYN＝0时，D触发器处于工作状态，OLMC可为时序逻辑电路； 当SYN=1时，D触发器处于非工作状态，OLMC只能是组合逻辑电路。 注意：当SYN＝0时，可以通过其它控制字，使D触发器不被使用，这样便可以构成组合逻辑输出。但只要有一个OLMC需要构成时序逻辑电路时，就必须使SYN＝0。 ③ AC0、 AC1（n）：与 SYN相配合，用来控制输出逻辑宏单元的输出组态。 （4）GAL的5种工作模式 SYN AC0 AC1 XOR 功 能 输出极性 1 0 1 / 组合逻辑专用输入三态门禁止 / 1 0 0 0 1 组合逻辑专用输出 低有效 高有效 1 1 1 0 1 组合逻辑带反馈双向I/O输出 低有效 高有效 0 1 1 0 1 时序逻辑组合I/O输出 低有效 高有效 0 1 0 0 1 时序逻辑寄存器输出 低有效 高有效 只要写入不同的结构控制字，就可以得到不同类型的输出电路结构。 基本包含三种结构： 　　 　　CPLD是阵列型高密度可编程控制器，其基本结构形式和PAL、GAL相似，都由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模都比PAL和GAL大得多。? 逻辑阵列块（LAB） 可编程I/O单元 可编程连线阵列（PIA）。 图8-19 CPLD的结构图 ⑴ 逻辑阵列块（LAB） 一个LAB由十多个宏单元的阵列组成。 每个宏单元由三个功能块组成： 逻辑阵列 乘积项选择矩阵 可编程寄存器 它们可以被单独的配置为时序逻辑或组合逻辑工作方式。 如果每个宏单元中的乘积项不够用时，还可以利用其结构中的共享和并联扩展乘积项。 ⑵ 可编程I/O单元 I/O端常作为一个独立单元处理。通过对I/O端口编程，可以使每个引脚单独的配置为输入输出和双向工作、寄存器输入等各种不同的工作方式。 ⑶ 可编程连线阵列 在各LAB之间以及各LAB和I/O单元之间提供互连网络。这种互连机制有很大的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。 　　 是20世纪80年代中期出现的高密度PLD。 采用类似于掩模编程门阵列的通用结构，其内部由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。它具有密度高、编程速度快、设计灵活和可再配置等许多优点，因此FPGA自1985年由Xilinx公司首家推出后，便受到普遍欢迎，并得到迅速发展。 FPGA的功能由逻辑结构的配置数据决定。工作时，这些配置数据存放在片内的SRAM或熔丝图上。基于SRAM的FPGA器件，在工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM、E2PROM或计算机软、硬盘中。人们可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。 图8-20 FPGA的基本结构 　 FPGA的基本结构： 可编程逻辑模块CLB 输入／输出模块IOB 互连资源IR 　 ⑴ 可编程逻辑模块CLB 结构形式： ① 查找表结构 ② 多路开关结构 ③ 多级与非门结构。 电路组成： 逻辑函数发生器 触发器 数据选择器 信号变换 　 ⑵ 可编程输入／输出模块(IOB) IOB主要完成芯片内部逻辑与外部封装脚的接口，它通常排列在芯片的四周