中断控制技术参考.pptVIP

第七章 中断控制技术 理解中断的基本概念 中断、中断源的含义，中断的类型 实现中断的意义，中断系统的功能 CPU响应中断的条件 了解8086 CPU的中断机构 * 7-1 为什么要用中断 快速的CPU与慢速的外设接口时采用中断方式。 实现中断的好处 实现同步操作：有了中断，CPU和外设可以同时工作。 实现实时处理：在需要时，各个现场可以随时发出中断请求，要求CPU作出及时处理。 实现故障处理：在计算机运行时，突然的故障可以通过中断系统自行处理，而不必停机或报告工作人员。 7-2 中断源 引起中断的原因或能发出中断申请的来源称为中断源。 一般的输入/输出设备（如键盘、打印机） 数据通道中断源（磁盘、磁带等） 实时时钟 故障源（如电源掉电） 为调试程序而设置的中断源（断点和单步执行） 7-3 8086的中断方式 硬件中断：由外设的请求所引起的 可屏蔽中断 (INTR) ：CPU是否响应取决于标志位IF的状态 IF=1，CPU处在开中断状态，可以响应； IF=0， CPU处在关中断状态，不响应。 STI可以开中断，CLI关中断。 非屏蔽中断 (NMI) ： CPU在当前指令执行完，就可以响应。 软件中断：由指令的执行所引起的 DIV（IDIV）指令、INT指令、INTO指令、 单步执行（标志位TF=1）等。 8086中断优先权次序： 软件中断、NMI、INTR、单步执行最低。 软件中断（内部） 硬件中断（外部） INT n 指令 中 断 逻 辑 断点 中断 溢出 中断 单步 中断 除数为 0 中断 非屏蔽中断请求 中 断 控 制 器 8259A 可屏蔽中断请求 NMI INTR INTO OF=1 TF=1 0 1 4 3 2 7-4 中断系统的功能 实现中断及返回： 有中断申请时，CPU能决定是否响应这个中断请求； CPU在当前指令执行完，响应中断： 中断类型码 N 乘4，作为中断向量表的指针 保护现场：SP?SP-2，标志寄存器入栈 关中断： 清IF、TF（屏蔽新的INTR中断和单步中断） 保留断点： SP?SP-2，当前CS入栈； SP?SP-2，当前IP入栈； 从中断向量表中取出中断服务程序的入口地址 N*4地址的第一个字送IP； N*4地址的第二个字送CS； 从新地址取指令执行（即执行中断服务程序） 中断处理完，恢复断点和现场，开中断返回。 7-4 中断系统的功能 能实现中断优先权排队 通常，在系统中有多个中断源，会出现两个或更多个中断源同时提出中断请求的情况，这样就必须要设计者事先根据轻重缓急，给每个中断源确定一个中断级别------优先权排队。 当多个中断源同时发出中断申请时，CPU能找到优先级别最高的中断源，响应它的中断请求；在优先级别最高的中断源处理完之后，再响应级别较低的中断源。 能实现中断嵌套 当CPU在进行中断处理时，能同时处理其他的中断源的请求。 请求的中断源级别比当前的级别高时，中断嵌套。 请求的中断源级别与当前的级别相同或低时，暂不响应，等当前的中断处理完后，再响应。 7-5 CPU响应中断的条件 每个中断源设置一个中断请求触发器： 通过它，中断源的的中断请求信号一直保持到CPU响应后，然后清除中断请求信号。 接口电路中设置中断屏蔽触发器： 当此触发器为“1”时，外设的中断请求才能被送出至CPU 中断是开放的： CPU内部有一个中断允许触发器，当其为“1”时，CPU才能响应中断，当其为“0”时，即使INTR线上有中断请求，CPU也不响应，即称为“可屏蔽中断” CPU在当前指令结束后响应中断（CPU在当前指令的最后一个T状态检测到INTR信号，进入中断响应周期） 7-6 中断优先权的实现 用软件查询法确定中断优先权 将8个中断源的中断请求触发器组合起来，将各个外设的中断请求信号相“或”后，作为INTR信号 当CPU响应中断后，把中断请求触发器的状态读入CPU 逐位检测（查询）它们的状态，若有中断请求就转到相应的中断服务程序。 查询的次序就是优先权的次序（最先查询的，优先级最高） 查询程序的两种实现方法 屏蔽法：用 TEST 指令，JNZ 实现跳转 移位法：用 RCL 指令 ，JC 实现跳转 屏蔽法：用 TEST 指令，JNZ 实现跳转 IN AL，20H ；读入中断请求触发器的状态 TES