EBIU与LED控制实验.docx

深 圳 大 学 实 验 报 告课程名称： 通信原理 实验项目名称： EBIU与LED控制实验 学院： 信息工程 专业： 通信 指导教师： 严新民 报告人：丁诗伦 学号：2010130164班级： 10通2教务处制实验目的熟悉创新平台的使用。了解EBIU 的配置方式和工作原理。了解LED驱动原理。能够在创新平台试验板上运行第一个程序。实验内容学习ADSP-BF533的外部总线控制（EBIU）单元，并编写程序实现对LED的控制。预备知识VisualDSP++集成开发环境的使用，程序的编写和调试。ADSP-BF533 EBIU的配置和工作原理。LED驱动原理。实验设备及工具硬件：EBF-LAB533实验平台、Blackfin仿真器、PC机。软件：操作系统Win2000或Win XP、VisualDSP++集成开发环境。实验原理实验框图图 LED实验示意图外部总线接口单元（EBIU）介绍概述图 EBIU的结构框图及其接口ADSP-BF533外部总线接口单元（EBIU）提供与外部存储器的无缝接口，包括AMC和SDC两个控制单元，支持同步DRAM（SDRAM），并且遵循PC100和PC133标准；同时，EBIU也支持异步接口，如SRAM，ROM，FIFOS，ASIC/FPGA设计等。EBIU使用系统时钟（SCLK）。EBIU能够响应来自内核及DMA总线的外部总线请求，请求的优先级由外部总线控制器来设置。请求的地址决定EBIU是受同步存储器控制器（SDC）或者异步存储器控制器（AMC）的控制。上图为EBIU的结构框图及其接口。由于每次只能访问一个外部设备，所以各种存储类型的控制、地址、数据管脚在该设备上都是复用的。AMC和SDC有效的仲裁共享的管脚资源。接口定义AMC和SDC共享外部接口的地址、数据及一些控制引脚：ADDR[19:1]，地址总线DATA[15:0]，数据总线ABE[1:0]/SDQM[1:0]，AMC字节使能/SDC数据屏蔽BR，BG，BGH，外部总线访问控制信号EBIU端口引脚引脚类型描述DATA[15:0]I/O数据总线ADDR[19:1]O地址总线AMS[3:0]O异步存储器选择/AWEO异步存储器写使能/AREO异步存储器读使能/AOEO异步存储器输出使能ARDYI异步存储器准备响应（同步输入）/ABE[1:0]/SDQM[1:0]O字节使能表 异步存储器接口信号异步存储器寄存器定义异步存储器接口通过下列寄存器控制对外部存储空间的访问。异步存储器全局控制寄存器（EBIU_AMGCTL）该寄存器设置异步存储器控制器的全局特性，包括设置是否允许时钟输出、片选空间使能以及响应DMA和内核请求时的优先级。EBIU_AMGCTL是一个16位的寄存器，每一位的功能如下图所示。当AMC被使能时，不能对EBIU_AMGCTL进行设置。 图 异步存储器全局控制寄存器（EBIU_AMGCTL）异步存储器控制寄存器0，1（ EBIU_AMBCTL0 and EBIU_AMBCTL1 Registers）AMC有两个异步存储器控制寄存器（EBIU_AMBCTL0 and EBIU_AMBCTL1）。通过这两个寄存器可以配置处理器对外部异步存储器的访问时序、配置外部异步存储器的种类和大小等。EBIU_AMBCTL0 和 EBIU_AMBCTL1都是32位寄存器，EBIU_AMBCTL0的低16位用来配置异步存储块0，高16位用来配置异步存储块1；EBIU_AMBCTL1的低16位用来配置异步存储块2，高16位用来配置异步存储块3。下图给出了EBIU_AMBCTL0的低16位功能示意图。当AMC被使能时，不要配置这两个寄存器。图 EBIU_AMBCTL0的低16位功能示意图LED驱动原理驱动LED的时候，有两种接法，分别是共阴极和共阳极。本实验的目标板所采用共阳极接法，原理图如下所示：图 LED连接示意图实验设计从系统的原理可以看出LED2到LED9是由74HC573锁存器控制亮灭，系统中LED通过74HC573与ADSP-BF533数据总线的低8位相连，D0:D7分别对应8个LED。锁存器74HC573被当作一个异步存储设备与异步总线连接，74HC573的总线锁存信号LE与AMS2#连接，由于LE为高电平有效，所以AMS2#是经过CPLD取非后连接到LE。AMS2#的访问地址空间为0x203C0000，当对此空间进行写操作时，数据总线上的D0：D7通过锁存器74HC573发送给了LED。由于LED采用的是共阳极接法，当数据总线的数据为低电平时，LED将被点亮。原理图如上图所示。实验步骤搭建实验环境。将仿真器的一端与PC相连，另一端与EBF-LAB533实验平台的JTAG口连接，然后按先后顺序分别给实验平台和仿真器上电。打开VisualDSP+