vhdl复习.doc

第一章 VHDL程序基本结构 例1 一个2输入的与门的逻辑描述 LIBRARY ieee; --库说明语句 USE ieee.std_logic_1164.ALL; --程序包说明语句 ENTITY and2 IS PORT(a,b : IN STD_LOGIC; y : OUT STD_LOGIC); END and2; ARCHITECTURE and2x OF and2 IS BEGIN y=a AND b; END and2x; 端口说明的一般格式为： PORT（端口名{，端口名}：端口模式 数据类型； 端口名{，端口名}：端口模式 数据类型）； PORT (a,b : IN STD_LOGIC; y : OUT STD_LOGIC); 端口名是赋于每个外部引脚的名字，名字的含义要与惯例接轨，如D开头的端口名表示数据，A开头的端口名表示地址等。端口名通常用几个英文字母或一个英文字母加数字表示。下面是合法的端口名： CLK，　RESET，　A0，　D3 端口模式用来说明数据传输通过该端口的方向。端口模式有以下几类： IN（输入）：仅允许数据流进入端口。主要用于时钟输入、控制输入、单向数据输入。 OUT（输出）：仅允许数据流由实体内部流出端口。该模式通常用于终端计数一类的输出，不能用于反馈。 第二章 短标识符规则： 短标识符由字母、数字以及下划线字符组成，且具有以下特征要求： ● 第一个字符必须是字母； ● 最后一个字符不能是下划线； ● 不允许连续两个下划线； ● 在标识符中大、小写字母是等效的。 ● VHDL中的注释文字一律为2个连续的连接线“--”，可以出现在任一语句后面，也可以出现在独立行； ● VHDL的保留字（关键字）不能用于标识符； 扩展标识符规则： 扩展标识符是VHDL’93版增加的标识符书写规则： (1) 扩展标识符用反斜杠来定界。例如：\multi_screens\， \eda_centrol\等都是合法的扩展标识符。 (2) 允许包含图形符号、空格符。例如：\mode A, \$100\, \p%name\等。 (3) 反斜杠之间的字符可以用保留字。例如： \buffer\, \entity\, \end\等。 (4) 扩展标识符的界定符两个斜杠之间可以用数字打头。如： \100$\， \2chip\， \4screens\等。 (5) 扩展标识符中允许多个下划线相连。例如： \Four_screens\， \TWO_Computer_sharptor\等。 (6) 扩展标识符区分大小写。例如: \EDA\ 与\eda\不同。 (7) 扩展标识符与短标识符不同。例如:\COMPUTER\ 与Computer不同。 在VHDL中，凡是可以赋予一个值的客体称为数据对象。常用的数据对象为常量、变量 、信号和文件，其中文件类型是VHDL’93标准中新通过的。 对象说明的一般书写格式为： 对象类别 标识符表：子类型标识[:＝ 初值]； 对象说明举例： CONSTANT T1，T2：time :＝30ns，--常量说明 VARIABLE SUM：read； --变量说明 SIGNAL CLOCK：bit； --信号说明 FILE input：Text IS IN “STD_INPUT” --文件说明 信号赋值语句格式为： 目标信号名 ＜= 表达式； 赋值语句中的表达式必须与目标信号具有相同的数据类型。 信号通常在构造体、包集合和实体中说明；信号不能在进程中 说明（但可以在进程中使用）。 “:＝”表示对信号直接赋值，表示信号初始值不产生延时。 “＜＝”表示代入赋值，代入赋值法允许产生延时。例如：T1 ＜＝ T2 after 20ns； 信号包括I/O引脚信号以及IC内部缓冲信号，有硬件电路与之对应，故信号之间的传递有实际的附加延时。 硬件中的信号总是同时工作的，即信号同时在各个模块中流动，这就是硬件电路的并发性 。HDL体现了实际电路中信号“同时”流动的这种基本特性。 信号和变量的主要区别： 变量 是一个局部量，只能用于进程或子程序中； 信号 是一个全局量，它可以用来进行进程之间的通信。 变量赋值 立即生效，不存在延时行为； 信号赋值 具有非立即性，信号之间的传递具有延时性。 变量 用作进程中暂存数据的单元； 信号 用作电路中的信号连线。