基于单边沿触发器的双边沿时序电路设计.docVIP

基于单边沿触发器的双边沿时序电路设计 　　摘要：从同步时序电路的逻辑功能入手，介绍了基于单边沿触发器的双边沿同步时序电路设计方法,并引出脉冲倍频器，最后给出了基于单边沿触发器设计双边沿时序电路的方法。 　　关键词：单边沿触发器；倍频器；双边沿；时序电路 　　中图分类号：TP311文献标识码：A 文章编号：1009-3044(2008)14-20875-03 　　 　　1 引言 　　 　　在时序逻辑系统中，逻辑功能的实现是依靠时钟脉冲触发触发器的翻转来实现的，时序系统的时钟脉冲是唯一一直在跳变的信号，是系统动态功耗的主要来源之一，若能提高时钟脉冲的利用率，则完成相同的逻辑功能就可以减少时钟脉冲数, 也就降低了功耗。传统的单边沿触发器，它只利用了时钟一个方向上的跳变，另一个方向上的边没有被利用，浪费了大量的功耗。因此，如果触发器对时钟信号的两个边沿都能敏感，则时钟信号因冗余跳变而消耗的一半功耗便消除。也就是说，在时序电路设计中采用双边沿可触发器，在保持原有数据处理频率的条件下，时钟信号的频率可以减半。由于时钟频率的降低，电路所需的工作电压也可相应地降低，由此便可使数字系统的功耗大幅减少[1]。 　　目前，对于双边沿触发器的设计，已有很多文章发表，不再赘述。而对于双边沿触发器的应用，文献[2]提出了电路设计的方法。本文将在传统单边沿触发器设计的时序电路的基础上，探讨如何用单边沿触发器设计的时序电路对时钟信号的两个边沿都能敏感，从而得到双边沿时序电路的设计方法。 　　 　　2 理论基础 　　 　　2.1 同步时序电路的CP控制 　　同步时序电路的状态保持有两种方式：一种是激励为保持方式加有效边沿触发，例如JK触发器，J=K=0加有效边沿触发；另一种是不管什么激励，CP边沿来时，触发器没有得不到边沿；那么可推出在激励为保持方式下，有没有有效的CP边沿状态都是保持。 　　把现态之前的状态称为前态，把前态时对应的外输入称为前输入；现态是由前态和前输入决定的，所以把前态和前输入称为现因，既现态的因；自然现态和现输入称为次因，次态的因；当然状态的转换还需要有效边沿的触发，但是若次因和现因相同，则可断言，次态就和现态相同，次态为现态的保持，则在现因和次因相同情况下，给主触发器提供不提供有效的边沿都不影响次态，次态就是现态的保持。因不变，即激励为保持方式，状态就保持，提不提供有效边沿都不影响逻辑功能，接着若状态要转变，必为因先转变，所以因一变时，就必须及时为触发器提供有效的触发边沿，以免丢失边沿，造成电路工作不正常。也就是由因变来决定边沿的提供方案。电路上表现为测因定边沿功能，图1框图中的翻转检测电路就是用来测因变情况的，它将现因与次因进行比较，因变时，翻转电路就输出一个脉冲，否则无脉冲输出。进而给CP控制电路提供信息，形成相应的控制方案，配合开关，对CP取等或取反，为触发器提供正确的触发信号。如果，电路现态和次态总是不相同，就能在CP边沿到来时不断为主触发器提供有效触发边沿，就能达到用单边沿触发器设计双边沿时序电路。 　　2.2 双边沿同步时序电路框图 　　从框图1看，比传统同步计数器多了翻转检测电路、CP控制信号形成电路和开关，其翻转检测电路输入取自电路状态Q，CP经开关加入各个单边沿触发器的触发端，其它部分都与传统同步计数器没有区别。 　　由于单边沿触发器，只能对CP的上升沿或下降沿中的一个边沿敏感，而要使其对CP的上升沿和下降沿敏感，则须将另一个单边沿触发器不敏感的CP边沿进行取反，且取反前必须保证CP脉冲的前一个边沿，即触发器敏感的边沿，对触发器的触发翻转已经完成了，否则，可能引起电路不能正常完成翻转到次态，造成电路紊乱，不能正常工作；所以，就需要对电路的翻转完成没有进行检测。 　　翻转检测电路用于检测触发器状态翻转完成了没有，每个CP边沿来时，就将边沿之前的状态和外输入进行锁存，把边沿后的状态称为现态的话，锁存的就是现因，而现态和现态对应的外输入就是次因，是下个CP边沿后出现的次态的因，边沿后把锁存的现因和次因进行比较，若不相同，输出一个边沿给CP控制信号形成电路，若电路状态总是随CP跳变而跳变，次因与现因不相同，翻转检测电路总能在边沿后输出一个边沿。但是，在CP边沿出现后，主触发器的翻转需要时间，在没有翻转完成前，电路的状态与前态相同，检测电路输出无跳变，直到主触发器完成翻转，使得电路的状态与前态不同，则检测电路跳变输出一个边沿，这个边沿可以看成电路翻转已经完成，所以，称为翻转检测电路。 　　CP控制信号形成电路，是根据翻转检测电路的输出，产生相应的取等或取反的开关门控信号。 　　开关是在CP控制信号形成电路输出的门控信号作用下对CP进行取等或取反操作，使得cp=cp或cp=cp。例如，主触发器