数字计频器六位数字计频器设计精选.docVIP

数字计频器课程设计 2008．12．29 六位数字计频器设计 一、数字频率计测频率基本原理 数字频率计的基本原理就是测量单位时间内脉冲信号的个数，即， f=N/T 其中，f 是被测信号的频率，N是计数器累加的脉冲个数，T是测量时间。 基本原理如下图所示： （1）时基单元  包括振荡器和分频器，用来产生周期为1s的脉冲信号，称为时基信号。（2）控制电路其一得到宽度为1s的方波，称为闸门信号，其二在每次取样后封锁主控门和时基信号的输入门（3）计数单元把通过主控门的被测信号输入计数器、寄存器、译码器和显示器。 （4）延时单元数据显示一段时间，其时间的长短取决于延时电路，然后对计数器进行清零，重新进行测量。（5）主控门起控制被测信号通过的作用，在取样时间内主控门打开，清零和显示时间内主控门关闭。（6）输入单元将接受的各种信号放大、整形，变换为脉冲信号。 二、数字频率计主要技术指标 1、频率测量范围 在输入电压符合规定要求值时，能够正常进行测量的频率区间称为频率测量范围。频率测量范围主要由放大整形电路的频率响应决定。本方案的测量范围是1-Hz。 2、数字显示位数 频率计的数字显示位数决定了频率计的分辨率。位数越多，分辨率越高。本方案的显示位数为6位 3、测量时间 频率计完成一次测量所需要的时间，包括准备、计数、锁存和复位时间。 三、计频器功能 1、一秒显示一秒清零； 2、显示两秒清零一秒； 3、消隐功能； 4、能够实现开关和清零功能； 四、设计环境 本方案是以max+plus 2.0为设计和仿真平台，GW48-CK实验开发系统为应用平台。 五、方案及原理图 实验方案选择试验指导书提供的例题——二位十进制的频率计频器的类似的设计方案，以下将给出电路设计图并予以说明。 A、频率显示1s，0显示1s Ⅰ、两位计数器原理图及说明 说明： 74390连接成两个独立的十进制计数器，待测信号clk通过一个与门电路进入74390计数器1的时钟输入端1CLKA，与门的另一端接使能enb当enb=1时能够计数，enb=0时禁止计数。计数器的1到4位输出集成总线的方式q[3..0]，并由OUTPUT输出口向外输出计数值。同时由一个4输入与门和两个方向器构成进位信号进入第2个计数器的时钟输入端。第２个的４位输出集总线成q[7..4]，两个计数器的进位信号，既可用于扩展的的今威信好友6输入与们和两个反相器产生 ，由cout输出，Clr为计数器的清零信号。并将其封装成conter元件。 波形图： Ⅱ、六位计数器： 说明： 将上步得到的两位十进制计数器级联成六位十进制计数器，f_in为信号输入端，cnt_en为信号使能端，clr为清零端，计数值由q[3..0]、q[7..4]、q[11..8]、q[15..12]、q[19..16]、q[23..20]输出。并封装成c11元件。连接原理和两位十进制计数器的原理一样，不在叙述，波形图也不在展示。 Ⅲ、控制电路 说明： 通过以7493十六进制计数器和74154十六进制译码器为主要的元件，当clk输入频率8hz的信号，enb为计数控制端。clr在lock信号1秒后发出，clr和lock都是2秒一周期，所以能够实现频率显示1s，“0”状态显示1s，而key为1（高电平）。并封装成c22元件。 波形图： Ⅳ、寄存器电路图: 说明： 锁存器选用的是74374，计数器记的数将保存在锁存器中，并将其封装为元件命名为count。 Ⅴ、总电路图: 说明： c22为控制电路，c11为计数器，在以上已经进行说明了。 波形图: B、频率显示2s，0显示1s： 该功能只需改变控制电路即可实现。 说明： 主要是用7493（十六进制的计数器）74154（十六进制的译码器）和7476（jk触发器）为主要元件和一些辅助元件构成。enb对输入信号clk，周期比为1：3，其中enb为使能端，其周期为3秒，使能1秒，停止2秒，从而完成要求的功能。Clr为计数器清零控制端，lock为锁存控制端。 波形图： C、消隐 74374的后面加上74248译码器就行，电路: 波形图： 六、实验体会 通过课程设计不仅将所学的理论知识应用到实际中，还体会到设计过程中所遇到的问题和解决问题的思路，这些是在理论知识学习中很少涉及的。还有就是在实际的设计过程中必须考虑设计最简单的方案而又不影响功能的实现和需要，达到设计效果的最优化。