数电数字电子秒表设计精选.docVIP

理学院 School of Sciences 创新课程设计报告 学生姓名： 学生学号： 所在班级： 电子092 所在专业： 电子信息科学与技术 指导教师：  数字电子秒表设计 1. 引言要求以1秒为最小单位显示秒表可显示9秒的量程该秒表具有功能 图 2.1.1 电子秒表电路图 2.2 电路分析 图 2.2.1 原理方框图 图2.1.1是电子秒表完全的电路图，按功能可以分成四个单元电路进行分析，由时钟脉冲发生器、计算器、译码器和数码管组成。其原理方框图如图2.2.1所示。 图2.2.2 555 逻辑电路图和引脚图 2.2.1 时钟脉冲发生器 555 定时器是模拟 — 数字混合式集成电路，利用它可以方便地构成脉冲产生、整形电路和定时、延时电路。用555定时器构成的自激式 图 2.2.3 多谐振荡器电路 （一）555 定时器的电路结构及其功能 图2.2.2为 555 定时器的内部逻辑电路和外引脚图，从结构上看， 555 电路由 2 个比较器、 1 个基本 RS 触发器、 1 个反相缓冲器、 1 个集电极开路的放电晶体管和 3 个 5kΩ 电阻组成分压器组成。 （二）555定时器的逻辑功能 TH OUT DIS × × 0 0 导通 ＞ ＞ 1 0 导通 ＜ ＞ 1 保持 保持 × ＜ 1 1 截止 多谐振荡器如图所示。当电路刚接通电源时，由于C1//C2)来不及充电，555电路的脚处于零电平，导致其输出脚为高电平。当电源通过R、R向充电到Vc≥Vcc时，输出端脚由高电路平变为低电平，电容C经R和内部电路的放电开关管放电。当放电到Vc≤Vcc时，输出端又由低电平转变为高电平。此时电容再次充电，这种过程可周而复始地进行下去，形成自激振荡。图输出端及电容器C上电压的波形。 图 2.2.4 波形图 图 2.2.5多谐振荡器电路 振荡频率的估算：（为了电路更直观，见图2.2.5） （1）电容充电时间T1。电容充电时，时间常数τ1=（R1+R2）C，起始值vC（0+）=，终了值vC（∞）=VCC，转换值vC（T1）=，带入RC过渡过程计算公式进行计算： （2.2.1） （2.2.4） （2）电容放电时间T2 电容放电时，时间常数τ2=R2C，起始值vC（0+）=，终了值vC（∞）=0，转换值vC（T2）=，带入RC过渡过程计算公式进行计算： （3）电路振荡周期T T=T1+T2=0.7(R1+2R2)C （2.2.2） （4）电路振荡频率f （2.2.3） （5）输出波形占空比q 定义：q=T1/T，即脉冲宽度与脉冲周期之比，称为占空比。 2.2.2 计数器 计数器是一个用以实现计数功能的时序部件,它不 仅可用来计脉冲数,还常用作数字系统的定时,分频和执 行数字运算以及其它特定的逻辑功能. 计数器种类很多 .按构成计数器中的各触发器是否使用一个时钟脉冲源 来分,有同步计数器和异步计数器.根据计数制的不同,分 为二进制计数器,十进制计数器和任意进制计数器.根据 计数的增减趋势,又分为加法,减法和可逆计数器.还有可预置数和可编程序功能计数器等等。 74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。 1．分频器电路? 通常，数字钟的晶体振荡器输出频率较高，为了得到 0.1Hz的秒信号输入，需要对振荡器的输出信号进行分频。图2.2.1中的U1是一个五进制计数器，对振荡器的输出信号进行分频。对频率为 50HZ 的时钟脉冲进行五分频，在输出端 QD 取得周期为 0.1S的矩形脉冲，作为时间计数单元的时钟输入。单元电路2.2.5所示。 若计数器U1不用，直接用555产生的信号作计数脉冲是可以实现的。根据多谐振荡电路的频率公式（2.2.3），直接产生0.1S（10Hz）× × 0 × × 0 0 0 0 清 0 0 × × 0 1 1 × × 1 0 0 1 置 9 0 × × 0 0 × × 0 ↓ 1 QA 输 出 二进制计数 1 ↓ QDQCQB输出 五进制计数 ↓ QA QDQCQBQA输出8421BCD码 十进制计数 QD ↓ QAQDQCQB输出5421BCD码 十进制计数 1 1 不 变 保 持 表2.2.1 74LS9074LS90 2.