微机原理与接技术5.ppt

每个存储器芯片的地址空间 A19 A18 A17=000时 #1: 04000H~047FFH #2: 04800H~04FFFH #3: 05000H~05700H #4: 05800H~05FFFH A19 A18 A17=001时 #1: 24000H~247FFH #2: 24800H~24FFFH #3: 25000H~25700H #4: 25800H~25FFFH 芯片地址有重叠 举例（4） 要求用4K×8的EPROM芯片2732，8K×8的RAM芯片6264，译码器74LS138构成8K字ROM和8K字RAM的存储器系统。 要求：写出解题步骤和画出系统的电路图。 解题步骤 存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码？ 偶地址和奇地址存储体的选择 需要的控制信号的类型及如何与存储器系统中的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围 芯片数目及片内寻址 对ROM芯片2732（4K×8），8K字用__片组成；片内用___根地址线_________ 对RAM芯片6264（8K×8），8K字用__ 片组成；片内用___根地址线_________ A0用来作为奇偶存储体的选择信号，不参与片内寻址！ 4 12 A1~A12 A1~A13 2 13 片间寻址地址线的分配 74LS138的输入端C、B、A分别连接地址线A16~A14，控制端G1、G2A、G2B分别连接M/IO和A17、A18 74LS138译码器输出Y0、Y1完成ROM和RAM芯片的选择 由于ROM和RAM芯片容量不同，ROM为4K×8，需要12根地址线，RAM为8K×8，需要13根地址线；因此A13和Y0输出进行二次译码，来选择两组ROM芯片，这样可以保证存储器地址的连续 偶地址和奇地址存储体的选择 A0和BHE分别选择偶地址和奇地址存储体； 若A0=0选中偶地址存储体，即连接到数据总线的低8位；若BHE=0选中奇地址存储体，即连接到数据总线的高8位；若A0和BHE均为0，两个存储体全选中，读/写一个字 字、字节读写逻辑 BHE A0 读/写情况 0 0 在偶地址读/写一个字 0 1 在奇地址读/写一个字节 1 0 在偶地址读/写一个字节 1 1 无效 奇地址字的读取 BHE A0 数据总线使用情况 0 1 先从奇地址读取一个字节，即读取数据总线的高8位(D15~D8)，组成字的低位字节 1 0 再从相邻的偶地址读取一个字节，即读取数据总线的低8位(D15~D8)，组成字的高位字节 RAM存储器低8位和高8位的选择 对于第一个RAM芯片6264，由于它有两个片选端CE1和CE2，因此CE1连到74LS138的Y1，CE2连到A0，作为偶地址存储体； 对于第二个RAM芯片6264，CE1直接连到74LS138的Y1，CE2连到BHE，作为奇地址存储体； ROM存储器低8位和高8位的选择 74LS138与A13的译码输出有两个信号，分别选择两个ROM字存储体； 将A0和BHE再与这两个信号进行二次译码，译出四个信号，分别选择两个字存储体中的低位字节和高位字节。 二次译码电路图 图5-17 1＃2732芯片 图5-17 2＃2732芯片 第229页 CS1和CS3选择的是偶地址存储体 CS2和CS4选择的是奇地址存储体 控制信号的连接 ROM芯片的OE信号连到RD信号，完成数据的读出 RAM芯片的OE信号连到RD信号，完成数据的读出；WE信号连到WR信号，完成数据的写入 M/IO为高电平选择存储器，已连到74LS138的G1端 A0和BHE的连接已呈现于上面的二次译码图 每个芯片的地址范围 1#: ROM 00000H~01FFFH 2#: ROM 02000H~03FFFH 3#: RAM 04000H~07FFFH 以上每个地址范围又分成奇地址和偶地址两部分。 举例（5） 已知：ROM芯片2732(4K×8)，RAM芯片4118(1K ×8)，3-8译码器74LS138。用这些芯片设计一个存储器系统，使ROM的存储空间为12K字节，地址范围为0000H~2FFFH；RAM的存储空间为2K字节，地址范围为6000H~67FFH。 要求：写出解题步骤和画出系统的电路图。 解题步骤 存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 根据给出的地址范围，用于片间寻址时，地址线的分配及如何译码？ 需要的控制信号的类型及如何与存储器系统中的芯片相连？ 画出逻辑电路图 逻辑电路图 存储器空间的分配和使用 640KB的限制 x86系列计算机的寻址能力 操作系统工作模式：实模式、保护模式和虚拟86模式 IBM PC/XT机中的存储器空间分配 IBM PC/AT机中的存储器空间分配 PC机中存储器的使用