阎石主编数电第四版课件第五章.ppt

5 时序逻辑电路 5.1时序逻辑电路的基本概念 5.2时序逻辑电路的分析方法 5.3若干常用的时序逻辑电路 5.4同步时序逻辑电路的设计方法 5.1时序逻辑电路的概述 分类：可以分成同步时序电路和异步时序电路两大类。 同步时序电路：所有触发器的状态变化都是在同一时钟信号作用下同时发生的。 异步时序电路：各触发器状态的变化不是同时发生，而是有先有后。 5.2同步时序逻辑电路的分析 2.同步时序逻辑电路的分析一般步骤 (1) 写出每个触发器的驱动方程、状态方程和输出方程； 例：分析图所示同步时序电路:（1）写出电路的驱动方程、状态方程和输出方程；（2）列出状态转换表和画出电路的状态转换图；（3）设初始状态Q3Q2Q1 ＝000，画波形图；（4）说明电路的逻辑功能并检查电路能否自启动。 解： 图电路无输入变量，次态和输出只取决于电路的初态，设初态为Q3nQ2nQ1n=000，代入状态方程得： 注意：检查得到的状态转移表是否包含有电路所有可能出现的状态。 再将Q3nQ2nQ1n=111作为初态，代入状态方程及输出方程，得： ①状态转移表 ①状态转移表 ②状态转移图 （4）功能 （5）自启动能力 总结 在时序逻辑的电路分析中，要注意按照分析步骤进行分析。逐步列出驱动方程、输出方程和状态方程，画出状态转换表、状态转换图、时序图、总结出电路的功能及判断电路能否自启动。 功能：五进制计数器。 自启动能力：具有自启动能力 5.3 常用时序逻辑功能器件 5.3.2寄存器与移位寄存器 5.3.1计数器 5.3.1寄存器和移位寄存器 在数字系统中，常需要一些数码暂时存放起来，这种暂时存放数码。一个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发器，此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除。 移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。它是一个同步时序逻辑电路。 寄存器 一个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发器 移位寄存器 移位寄存器 移位寄存器的工作原理 集成移位寄存器74194 5.3.2计数器 功能： 计数 定时 分频 集成计数器161 74161功能： 异步清零：Rd＝0 同步并行预置数：Rd＝1，LD＝0且在时钟脉冲的上升沿 保持：Rd＝LD＝1，ET＝EP＝0 计数：Rd＝LD＝ ET＝EP＝1 1.二进制异步计数器 二进制异步加法计数器 二进制异步减法计数器 2、置位法： 利用第M个状态译码，使 LD=0，等下一个CP脉冲过后，电路回到第一个循环状态。第M个状态为稳态。 【例】 用74LS161 构成十进制计数器。 解 选择状态的方法： ①可以选前10个状态 ②也可以选后10个状态 ③还可以选中间任意连续的 10 个状态 ①选前 10 个状态，则后 6 个状态无效，当计数N=0，计数器输出为QDQCQBQA=1001，经过与非门反馈给同步预置端， 使LD=0。再来一个时钟CP，计数器将DCBA=0000的数预置进计数器，电路如图(a)所示。 ②如选后10个状态，首先对计数器置数“6”(0110)，以此为初态进行计数，当计数N=9，计数器输出为1111，且进位位OC=1，将OC反相反馈给LD端，使LD=0， 在下一个CP到来时，将计数器再次预置为0110，完成一个循环， 电路如图(b)所示。 ③我们也可选中间 10 个状态，前 3 个状态与后 3 个状态均无效，即采用余 3 代码，电路如图 6 -35(c)所示。 作业题 THANK YOU！ 本章到此结束， 谢谢您的光临！ 低位触发器的Q端接至高位触发器的时钟输入端 功能说明（表1） 3、异步二—五—十进制计数74LS290 CP输入端 进制 输出状态 分频端 CP0 Q0 二 0、1 Q0为二分频端 CP1 Q3Q2Q1 五 000~100 Q3为五分频端 CP1 Q3Q2Q1Q0 十 0000~1001 Q3为十分频端 且Q0与CP1相连 输出端 S91 S92 R01 R02 CP1 CP0 Q0 Q1 Q2 Q3 S 1J C1 1K R ≥1 1J C1 1K R ≥1 1J C1 1K R FF0 FF1 FF2 FF3 S 1J C1 1K R 功能说明 异步置0端 RO1 RO2 异步置9端 S91 S92 功能说明 1 1 X 0 1 1 0 1 置 0 0 X 1 1 X 0 1 1 置 9 0 0 0 0 计 数 （表2） 逻辑符号 CP0 CP1 Q3 Q2 Q1 Q0 R01 R02 S92 S91 74LS290 用作十