EDA技术及其应用 第4章 应用VHDL设计数字系统 项目1:电子琴的设计.pptVIP

EDA技术及其应用 第4章 应用VHDL设计数字系统 项目1:电子琴的设计.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术及其应用 第4章 应用VHDL设计数字系统 项目1:电子琴的设计 设计目标: 设计一个电子琴,具有8个按键,当按下某一个按键的时候,能够演奏8个音符之一: 1、2、3、4、5、6、7、H1 视频演示 知识点: 熟练掌握计数器的设计方法; 熟练掌握可变分频器的设计方法; 熟练掌握IF语句的使用; 熟练掌握CASE语句的使用; 项目1:电子琴的设计 项目分析: 设计问题:如何发出不同音调的声音? 项目1:电子琴的设计 项目1:电子琴的设计 项目分析: 设计关键1: 可变分频器(数控分配器)! 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目分析: 设计关键2: 向可变分频器(数控分配器)提供分频数字,需要一个“频率”到“分频数”的转换模块。 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计 项目1:电子琴的设计总结 知识点回顾: IF语句的使用; CASE语句的使用; 计数器的设计; 可变分频器的设计; 项目1:电子琴的设计总结 知识点回顾: IF语句的使用; IF语句既可以描述组合电路,也可以描述时序电路; 完整条件IF语句用来描述组合电路; 项目1:电子琴的设计总结 知识点回顾: CASE语句的使用; CASE语句最适合于描述译码器电路; 不完整的CASE语句会生成不必要的锁存器; 项目1:电子琴的设计总结 知识点回顾: 计数器的设计; 可变分频器的设计; 项目2:课后练习,音乐播放器的设计 设计目标: 设计一个音乐播放器,具有“开始播放”、“暂停播放”和“停止播放”3个按键; 当按下“开始播放”按键的时候,能够重新开始演奏一首动听的乐曲; 当按下“暂停播放”按键的时候能够在暂停演奏和继续演奏之间切换; 当按下“停止播放”按键的时候能够中止播放。 * * 需要:可变分频器(数控分配器) LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT ( CLK,RST,EN : IN STD_LOGIC; CNT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); END CNT10; 知识回顾:10进制计数器设计 ARCHITECTURE behav OF CNT10 IS BEGIN PROCESS(CLK, RST, EN) VARIABLE CNTI : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RST = 1 THEN CNTI := (OTHERS =0) ; --计数器异步复位 ELSIF CLKEVENT AND CLK=1 THEN --检测时钟上升沿 IF EN = 1 THEN --检测是否允许计数(同步使能) IF CNTI 9 THEN --检测是否小于9 CNTI := CNTI + 1; --小于9,允许加1计数 ELSE CNTI := (OTHERS =‘0’); --大于等于9,计数值清零 END IF; END IF; END IF; IF CNTI = 9 THEN COUT = ‘1’; --计数等于9,输出进位信号 ELSE COUT = 0; END IF; CNT = CNTI; --将计数值向端口输出 END PROCESS; END behav; 知识回顾:10进制计数器设计 仿真结果:10进制计数器设计 结论: 计数器就可以完成分频器的任务! LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT_N IS PORT ( CLK,RST,EN : IN STD_LO

您可能关注的文档

文档评论(0)

flyben + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档