第9章并行通信接口技术.pptVIP

第9章 并行通信接口技术 9.1 并行通信接口技术简介 9.2 可编程并行通信接口芯片8255A 9.1 并行通信接口技术简介 并行接口可设计为只作为输入或输出接口，也可设计为既作为输入又作为输出的接口。 它可以用两种方法实现，一种是利用同一个接口中的两个通道，一个作输入通道，一个作输出通道；另一种使用同一个双向通道，既作为输入又作为输出。 9.1.1 并行接口的概念及特点 9.1.2 并行接口的功能和组成结构 9.1.1 并行接口的概念及特点 实现并行通信的接口就是并行接口，简称并行口。并行接口有以下几方面的特点： （1）并行接口是在多根数据线上，通常以数据字节（字）为单位与输入/输出设备或被控对象传送信息的。 （2）并行通信是将信息的各个码位（≥2bit）在通信线上同时传送的通信方式。 （3）从并行接口的电路结构来看，并行口有硬连线接口和可编程接口之分。 9.1.2 并行接口的功能和组成结构 1. 并行接口的功能 一个并行接口，需要具有如下三个方面的功能。 1）数据传输 这是并行接口的主要功能，它为外设和系统总线之间提供一个完善的数据通道。 2）状态查询 这是并行接口的一个重要功能，就是可以传送状态信息，CPU可以查询接口的工作状态，以保证外设系统之间能够可靠地传送数据。 3）控制功能 为使得CPU与外设间能够进行多种方式的通信，要求接口电路具备控制功能，通常使用可编程接口芯片实现控制功能。 2. 并行接口的组成结构 根据并行接口的功能，它应该包括： （1）数据寄存器。 （2）状态寄存器。 （3）控制寄存器。 （4）控制电路。 9.2 可编程并行通信接口芯片8255A 9.2.1 内部结构 9.2.2 引脚功能 9.2.3 控制字 9.2.4 工作方式 9.2.5 8255A应用举例 9.2.1 内部结构 8255A的内部结构框图如图9-1所示，主要由数据总线缓冲器、读/写控制逻辑、数据端口A、B、C以及A组和B组控制电路组成。 1. 数据总线缓冲器 它是一个三态双向8位缓冲器，它是8255A与系统数据总线的接口。 2. 读/写和控制逻辑 它和CPU地址总线中的A1、A0以及控制信号相连，由它控制把CPU的控制命令或输出数据送至相应的端口；也由它控制把外设的状态信息或输入数据通过相应的端口送至CPU。 3. A组和B组控制电路 这是两组根据CPU的命令字来控制8255A工作方式的电路。 4. 数据端口A、B、C 8255A有三个输入/输出端口：PORTA、PORTB和PORTC。 9.2.2 引脚功能 8255A是一个单一+5V电源供电40个引脚的双列直插的芯片，其外部引脚图如图9-2所示。 8255A的各种操作功能组合如表9-1所示。 注：x表示任意取值。 9.2.3 控制字 8255A有两种控制字：方式控制字和C口按位置位/复位控制字。 1. 方式控制字 其作用是指定3个并行端口（A、B、C）是作输入还是作输出端口以及选择8255的工作方式。 它的格式及每位的定义如图9-3所示。 【例9-1】某8086/8088系统中使用8255的A口工作于方式1作输入，B口工作于方式0作输出，C口上半部输入，下半部输出，8255端口地址为80H～83H。 则控制字为=0B8H。 初始化程序为： MOV AL，0B8H OUT 83H，AL 【例9-2】设8255A控制端口的地址为FF60H，现要求其三个数据端口均设置为基本输入/输出方式，其中端口A的8位和端口C的低4位为输入，端口B的8位和端口C的高4位为输出。则控制字为=91H，初始化程序为： MOV AL，91H MOV DX，0FF60H OUT DX，AL 2. C口按位置位/复位控制字 该控制字的作用是指定C口的8位中的任意一位置成高电平输出或低电平输出。它的格式及每位的定义如图9-4所示。 【例9-3】设8255A控制端口的地址为FF60H，现要求端口均设置端口C的最高位PC7置1，PC6置0，请编程实现。 MOV DX，0FF60H MOV AL，0FH PC7置1 OUT DX，AL MOV AL，0CH PC6置0 OUT DX，AL 9.2.4 工作方式 8255A有三种工作方式，由方式控制字来指定它的每个端口工作于何种方式。 1. 方式0（基本输入/输出方式） 1）方式0的基本功能 若A口、B口都工作在方式0，则此时8255A可以有2个8位的数据输入/输出（A口、B口），2个4位口（C口上半部、下半部），而且A口、B口、C口上半部、C口下半部