原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
AD7656verilog状态机
module adc(data,clk,Busy,cs_n,convsta,convstb,convstc,rd,databuf);
input [15:0] data;//????
input clk,Busy;
output convsta,convstb,convstc;//??????
output rd,cs_n;
output [15:0] databuf;//??
reg rd;
reg [15:0] REGL;
reg convsta,convstb,convstc;
wire cs_n;
wire [15:0] databuf;
parameter st0=4b0000,
st1=4b0001,
st2=4b0010,
st3=4b0011,
st4=4b0100,
st5=4b0101;
parameter st6=4b0110,
st7=4b0111,
st8=4b1000,
st9=4b1001,
st10=4b1010,
st11=4b1011;
parameter st12=4b1100,
st13=4b1101;
reg [3:0] current_states, next_states;
assign cs_n= 0;
assign databuf= REGL;
always@(posedge clk)
begin
current_states= next_states;
end
always@(*)
begin
case(current_states)
st0:begin// ???
convsta= 0;
convstb= 0;
convstc=0;
next_states=st1;
rd=1b1;
end
st1:begin//??AD??
convsta= 1;
convstb=1;
convstc= 1;
next_states= st2;
rd= 1;
end
st2:begin//??????
convsta=0;
convstb= 0;
convstc=0;
rd= 1;
if(Busy==0)
begin
next_states= st3;
rd=1;
end
else
next_states= st2;
end
st3: begin //?????????
convsta= 0;
convstb= 0;
convstc=0;
rd=0;
REGL = data;
next_states= st4;
end
st4: begin //??RD
convsta= 0;
convstb= 0;
convstc=0;
rd=1;
next_states= st5;
end
st5: begin//?????????
convsta= 0;
convstb= 0;
convstc=0;
next_states= st6;
rd=0;
REGL = data;
end
st6: begin //??RD
convsta= 0;
convstb= 0;
convstc=0;
rd=1;
next_states= st7;
end
文档评论（0）